COCO545的博客

以下内容转自：http://www.eefocus.com/chudonganjin/blog/09-09/176606_360b7.html 在数字电路中不用的输入脚都要接固定电平，通过1k电阻接高电平或接地。 1. 电阻作用： 接电阻就是为了防止输入端悬空，减弱外部电流对芯片产生的干扰，保护cmos内的保护二极管,一般电流不大于10mA 上拉和下拉、限流 1. 改变电平的电位，常用在TTL-CMOS匹配 2. 在引脚悬空时有确定的状态 3.增加高电平输出时的驱动能力。 4、为OC门提供电流 那要看输出口驱动的是什么器件，如果该器件需要高电压的话，而输出口的输出电压又不够，就需要加上拉电阻。如...

阅读全文>>

以下内容转自：http://www.eefocus.com/juphy5224/blog/07-10/75399_de5ec.html 验证，顾名思义就是通过仿真、时序分析、上板调试等手段检验设计正确性的过程，在FPGA/IC开发流程中，验证主要包括功能验证和时序验证两个部分。为了了解验证的重要性，我们先来回顾一下FPGA开发的整个流程。FPGA开发流程和IC的开发流程相似，主要分为以下几个部分：   1）设计输入，利用HDL输入工具、原理图输入工具或状态机输入工具等把所要设计的电路描述出来；   2）功能验证，也就是前仿真，利用Modelsim、VCS等仿真工具对设计...

阅读全文>>

以下内容转自：http://www.eefocus.com/chudonganjin/blog/09-09/176610_a6c35.html 1．激励的设置 相应于被测试模块的输入激励设置为reg型，输出相应设置为wire类型，双向端口inout在测试中需要进行处理。 方法1：为双向端口设置中间变量inout_reg作为该inout的输出寄存，inout口在testbench中要定义为wire型变量，然后用输出使能控制传输方向。 eg： inout [0:0] bi_dir_port; wire [0:0] bi_dir_port; reg [0:0] bi_dir_port_reg; reg bi_dir_port_oe; assign bi_dir_port=bi_dir_port_oe?bi_dir_port_reg:1'bz; 用bi_dir_port_oe控...

阅读全文>>

以下内容转自：http://blog.csdn.net/zhongrg/archive/2008/12/02/3431007.aspx 深圳研究所 汇集了移动、CDMA、传输、网络、多媒体、数据中试、结构等多个研发方向。 西安研究所 从事移动、手机、CDMA、传输、硬件、IT等研究方向； 南京研究所 从事手机、网络、3G、路由器、IC研发、结构等研究方向； 上海研究所 从事移动、手机、网络、IC研发、IT等研发方向； 北京研究所 从事波分、数据、结构研发等方向； 成都研究所 从事手机、网管等研发方向；重庆研究所 负责公司网络产品研发； 天津研发中心 研究领域集中在CDMA、结构研发等；康...

阅读全文>>

http://www.eefocus.com/blog/chudonganjin/09-09/175751_9681f.html FPGA与CPLD内部结构区别？       CPLD       以altraMAX7000这种PLD为例，可分为三块结构：宏单元（Marocell)，可编程连线（PIA)和I/O控制块。宏单元是PLD的基本结构，由它来实现基本的逻辑功能。可编程连线负责信号传递，连接所有的宏单元。I/O控制块负责输入输出的电气特性控制，比如可以设定集电极开路输出，摆率控制，三态输出等。       这种基于乘积项（实际就是与或阵列）的PL...

阅读全文>>

http://www.eefocus.com/blog/yzm520xx/08-05/149905_e3d08.html ——模拟电路—— 1、基尔霍夫定理的内容是什么？（仕兰微电子） 2、平板电容公式(C=εS/4πkd)。（未知） 3、最基本的如三极管曲线特性。（未知） 4、描述反馈电路的概念，列举他们的应用。（仕兰微电子） 5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知） 6、放大电路的频率补偿的目的是...

阅读全文>>

2003 Asic部分 　　1．一个四级的Mux，其中第二级信号为关键信号，如何改善timing？ 　　2．一个状态机的题目用Verilog实现。 　　3．Asic中的design flow的实现。 　　4．用逻辑门画出D触发器。 　　5．给出某个一般时序电路的图，有Tsetup，Tdelay，Tck>q还有clock 的de lay，写出决定最大时钟的因素，同时给出表达式。 　　6．用C语言实现统计某个cell在某.v文件调用的次数。 　　7．Cache的主要部分。 　 　2003 EE笔试题目 　　1．写出电流公式。 　　2．写出平板电容公式。 　　3．电阻R和...

阅读全文>>

第一部分是：先给你一个 字符与文字对应的表，然后再给你几个文字选出对应的字符组合。 很简单，考察你的速度的，动作要快，应该直接在答题卡上图写答案。 第二部分就是考察智力的，就是找图形数字的规律，然后让你添一个空 还有一些简单的计算，需要速度快，时间有点紧。|i3@YW^3Mf 第三部分就是 一些你日常遇到的情况，你如何解决，这个没有正确答案。 接下来就是专业考试了，不同职位内容也不同。ASIC是数字电路的知识（还有点FPGA）， 大致如下： 5bQe8qE 1.简述数据在多时钟域中跨时钟域的几种处理方法 ~ tXx%R_Y...

阅读全文>>

从IP核的提供方式上，通常将其分为软核、硬核和固核这3类。从完成IP核所花费的成本来讲，硬核代价最大；从使用灵活性来讲，软核的可复用使用性最高。 1． 软核 软核在EDA设计领域指的是综合之前的寄存器传输级（RTL）模型，不涉及用什么电路和电路元件实现这些行为。具体在FPGA设计中指的是对电路的硬件语言描述，包括逻辑描述、网表和帮助文档等。软核只经过功能仿真，需要经过综合以及布局布线才能使用。其优点是灵活性高、可移植性强，允许用户自配置；缺点是对模块的预测性较低，在后续设计中存在发生错误的可能性，有一定的设计...

阅读全文>>

目前主流FPGA都采用了基于SRAM工艺的查找表结构，也有一些军品和宇航级FPGA采用Flash或者熔丝与反熔丝工艺的查找表结构。通过烧写文件改变查找表内容的方法来实现对FPGA的重复配置。 根据数字电路的基本知识可以知道，对于一个n输入的逻辑运算，不管是与或非运算还是异或运算等等，最多只可能存在2n种结果。所以如果事先将相应的结果存放于一个存贮单元，就相当于实现了与非门电路的功能。FPGA的原理也是如此，它通过烧写文件去配置查找表的内容，从而在相同的电路情况下实现了不同的逻辑功能。 查找表（Look-Up-Table）简称为LUT...

阅读全文>>

  1.用与非门等设计全加法器 　　 2.给出两个门电路让你分析异同 　　 3.名词:sram,ssram,sdram 　　 4.信号与系统:在时域与频域关系 　　 5.信号与系统:和4题差不多 　　 6.晶体振荡器,好像是给出振荡频率让你求周期(应该是单片机的,12分之一周期.. 　　..) 　　 7.串行通信与同步通信异同,特点,比较 　　 8.RS232c高电平脉冲对应的TTL逻辑是?(负逻辑?) 　　 9.延时问题,判错 　　 10.史密斯特电路,求回差电压 　　 11.VCO是什么,什么参数(压控振荡器?) 　　 12. 用D触发器做个二分颦的电路.又问什么是状态图 13. 什么...

阅读全文>>

  一 选择 13个题目,没有全部抄下来,涉及的课程有电路,模拟电路,数字电路,信号与系统,微机原理,网络,数字信号处理 有关于 1.微分电路 2.CISC,RISC 3.数据链路层   二 填空 10个题目,没有全部抄下来,涉及的课程有电路,模拟电路,数字电路,信号与系统,微机原理,网络,数字信号处理 有关于   1.TIC6000 DSP 2.二极管 3.RISC 4.IIR   三 简答   1.x(t)的傅立叶变换为X(jw)=$(w)+$(w-PI)+$(w-5) h(t)=u(t)-u(t-2) 问: (1),x(t)是周期的吗? (2),x(t)*h(t)是周期的吗? (3),两个非周期的信号卷积后可周期吗? 2.简...

阅读全文>>

试卷有10道填空题，12道单选，12道多选和一道分析题。其中分析题就叫写出2－4译码器的真值表 填空题第一道就是一道运放题目，给一些已知条件求运放的输出电阻， 2DPSK是什么键控： （二相差分移相键控） 什么是误码率，什么PCM一次群，8086的寄存器是几位，给你一个128K的静态RAM和起始地址，问你最后一个字节的地址，还有VHDL和数字逻辑等等。 组合逻辑输出用做时钟容易产生什么。 IBM-PC和兼容机的I/O端口空间，PCM32一次群一个复帧的时间。 还有是问码元长0.1us，2.5秒产生一个误码，其误码率是多少，不会就蒙吧。 还问到RAM和R...

阅读全文>>

http://hi.baidu.com/ahead%5Fdgh/blog/item/e4650009f561b0ac2eddd481.html 问题: 什么是锁相环（PLL）？锁相环的工作原理是什么？锁相环电路对硬件电路连接有什么要求？ 解答: 锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。 在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡...

阅读全文>>

以下内容转自http://hi.baidu.com/ahead%5Fdgh/blog/item/82e4abc4715c9cc838db4977.html SDRAM：SDRAM，即Synchronous DRAM（同步动态随机存储器），曾经是PC电脑上最为广泛应用的一种内存类型，即便在今天SDRAM仍旧还在市场占有一席之地。既然是“同步动态随机存储器”，那就代表着它的工作速度是与系统总线速度同步的。SDRAM内存又分为PC66、PC100、PC133等不同规格，而规格后面的数字就代表着该内存最大所能正常工作系统总线速度，比如PC100，那就说明此内存可以在系统总线为100MHz的电脑中同步工作。 与系统总线速度同步，也就是...

阅读全文>>