就我所在的設計公司, 測試工程師需要參與下列設計流程的review meeting:
1. 在芯片內各IP皆設計或合成完畢, 準備完成互連, 進入全片版圖製作 (Layout) 時, 會由PM (Project
Manager)召開Pre-Layout Review Meeting.
該專案被指派之測試工程師需參與該會議. 會議中各IP負責人會列席報告, 解釋其IP的聯外信息通道設定及作用, 並提出欲測試的項目,
測試工程師於此紀錄各IP之測試項目 (all listed test items), 並依照預先規劃測試機 (如 Teradyne
J750) 之硬體限制, 對超出測試機能力之測試要求 (如400MHz PLL欲測試其時鐘信號輸出), 提出設計修正需求
(如預留測試模式將400MHz除頻為50MHz由指定芯片管腳輸出).
在此該會議亦發揮了 DFT review meeting (Design For Testing) 的功能,
測試工程師亦可預知新專案不可妥協之特定測試項目 (如1.6Gbps DVI transmitter Jitter測試),
開始尋找能與原先規劃機台搭配之儀器 (如GuideTech Femto2000 Time Interval Analyzer).
而會議結束後, 測試工程師手上亦有了一份列滿了測試項目的draft test plan (測試計畫草稿).
2. 芯片完成版圖製作 (Layout) 與驗證 (post-layout simulation, DRC及LVS),
於發行至晶圓廠製作光罩前, 會再由PM召開Tape-out Review Meeting.
測試工程師列席該會議, 複檢Pre-Layout Review Meeting中待完成之DFT項目是否已預留測試模式 (test
mode), 檢核無誤即可退席.
3. 芯片於晶圓廠開始製造流程 (離芯片回家已經倒數計時, 該要訂製probe card及load board了),
由測試工程師提出, 由PM召開Testing Review Meeting.
會議由測試工程師主持, 將draft test plan上的測試項目與各IP設計師一一核對, 確認測試模式的啟動方式, 測試規格及要求
(test limit). 至於一般性測試項目如Open/ Short test, leakage test, Operation
Idd, Standby Idd, IOH/ IOL test 則不需討論, 皆列為必測試項目, 僅需針對特殊管腳如open
drain pad (管腳內部沒有P-MOS, 測試機需設定Active load pull high), pull-up/
pull-down pad (管腳內部對VDD or VSS有連接電阻) 特別標示即可. 會議完畢規格詳細的test
plan自然完成.
至於test flow, 當然是由open / short continuity test開頭, DC各項測試接於其後, SCAN
pattern (測數字邏輯電路)/ BIST pattern (Build-In Self Test
測試內建SRAM的pattern)/ Functional pattern (特定功能測試用pattern) 居後,
最後還有特殊IP的測試項目如 AD/ DA的 linearity 線性測試 (DNL and INL), dynamic 動態測試
(SNR, THD, THD+N等), High Speed Differentail Pair (Tx的speed pattern,
jitter, Max VOD, VOC, inter-pair matching; Rx的speed pattern, VIC,
Min VID等), PLL/ OSC的中心頻率量測, duty cycle佔空比, Jitter抖動等.
為何是上列的順序呢? 因為管腳斷短路(open/ short), 漏電(leakage), 推力不足(IOH/
IOL)會影響後面跟速度有關的pattern測試, 數字邏輯電路有問題(scan/ functional pattern),
可能會使後面的測試項目無法進入測試模式(test mode), 導致該項目無法測試.
舉反例說明, 若是把特殊項目如AD/ DA測試拉到第2順位, 量產中發現該項目low yield (低良率),
退了一堆壞品回公司分析, 發現不是管腳推力不足, 就是ADC輸入管腳漏電, 如果你 (或是你老闆) 還剛好把AD/
DA的設計師請來"幫忙分析", 不是丟臉丟出門, 當場損了工程師最重要的信譽? (以後你再請設計師老大 "蒞臨指導",
他一定會先刮你一頓, 問你這個測了沒, 那個排除了嗎...)
所以test flow (測試流程) 與 fail part binning (壞品分類), yield flag (低良率警標)
的設定息息相關, 多看看公司前輩的設定, 與他們聊聊如此排序的背後意義, 一定會大有幫助的.
