博客首页 | 排行榜 |

Katherine的博客

个人档案
博文分类
最新评论
博文存档
最近访客
  • 以MPC8260通信处理器为硬件平台,结合中断处理和IDMA传输机制设计一种最高传输速率可达500 Mbps的数据传输接口。         本文详细介绍了接口的硬件电路和软件流程,以及MPC8260的DMA控制器、DMA通道初始化和中断处理过程。         引言   在基于软件无线电的某无线通信信号侦收平台的设计中,天线接收到的信号经过变频器处理和A/D变换之后,经过高速通道把采集的信号送入主控板进行数据分发处理。系统的结构框图如图1所示。

    阅读全文>>

  • Actel公司推出全新的局域互连网络(LIN)和控制器区域网络(CAN)内核,支持其车用和工业温度级器件,进一步增强其针对汽...

    阅读全文>>

  • 作为全球和中国电子业的风向标,第十三届国际集成电路研讨会暨展览会(IIC-China)与第八届嵌入式系统研讨会(ESC-China)将于2008年2月底开始在成都、深圳、北京、上海四地召开,届时多达230多家国际半导体巨头及中国本土厂商将纷纷闪亮登场。 据市场调研公司Gartner的资料,2007年全球半导体销售额总计为2,703亿美元,比2006年增长2.9%。在IIC-China 2008展会开始之前,本刊回顾了过去一年半导体领域的发展,带您预热即将到来的盛会。 音视频竞争白热化,众厂商推动

    阅读全文>>

  • 采用90nm工艺制造的DDR3 SDRAM存储器架构支持总线速率为600 Mbps-1.6 Gbps (300-800 MHz)的高带宽,工作电压低至1.5V,因此功耗小,存储密度更可高达2Gbits。该架构无疑速度更快,容量更大,单位比特的功耗更低,但问题是如何实现DDR3 SDRAM DIMM与FPGA的接口呢? 关键词——

    阅读全文>>

  • 在niosii上跑uClinux 2008-02-15 17:15
    NIOSII是altera公司针对FPGA推出的一个CPU软核,它可以综合到任何一款altera的FPGA中。用户可以基于sopc builder搭建自己的系统。一个基于NIOSII的系统如图: 除了sopc builder提供的一些外设以外,用户可以按照avalon总线标准来实现自己的模块,而且可以很容易的集成到系统里面去。      niosii有三个不同的版本:niosii-e、niosii-s、niosii-f。Niosii-e针对低成本应用,内部没有流水线结构,不带指令/数据CACHE,所以实现所需要的逻辑较小(600-700 LEs)。Niosii-s有五级流水结构,带指令...

    阅读全文>>

  • 摘 要: 介绍一种使用PCI宏核逻辑进行的更加简单高效的PCI口设计方法。该方法将PCI接口和PCI用户逻辑集成在一片FPGA里,可以对整个逻辑进行仿真调试,大大缩短了开发周期、提高了系统集成度和性能。重点叙述了ALTERA公司提供的32位TAGET接口宏核pci_t32的原理和结构,分析了时序设计要点,给出了典型应用的逻辑设计框图和注意事项。 关键词:PCI总线 接口 现场可编程逻辑阵列 仿真 1 PCI总线及其接口概述 PCI总线是高速同步总线,具有32bit总线宽度,工作频率是33MHz,最大传输率为132Mbyte/s,远远大于ISA总线5Mbyte/s的速率。PICMG(PCI工...

    阅读全文>>

  • 摘要:介绍了一种用VHDL设计USB2.0功能控制器的方法,详术了其原理和设计思想,并在FPGA上予以实现。关键词:USB VHDL FPGA    在视频存储和图像宽带领域中,经常遇到实时高速数据传输的要求。2000年4月,由Intel、Microsoft、NEC、Compaq、Lucent、Phillips等公司共同制订的USB2.0(Universal Serial Bus)传输协议,其速度远远超过了目前使用IEEE1394接口进行视频传输的400Mbps,达到了480Mbps;而且具有即插即用的PnP(Plug And Play)、可进行菊花链式的级联(通过USB HUB进行外围...

    阅读全文>>

  • 摘要: 介绍了利用现场可编程逻辑门阵列FPGA实现直接数字频率合成(DDS)的原理、电路结构和优化方法。重点介绍了DDS技术在FPGA中的实现方法,给出了采用ALTERA公司的ACEX系列FPGA芯片EP1K30TC进行直接数字频率合成的VHDL源程序。 关键词: 直接数字频率合成(DDS);现场可编程逻辑门阵列(FPGA );EP1K30TC-144 直接数字频率合成(Direct Digital Fraquency Syn-thesis即DDFS,一般简称DDS)是从相位概念出发直接合成所需波形的一种新的频率合成技术。它在相对带宽、频率转换时间、相位连续性...

    阅读全文>>

  • 该指南将会使你熟悉niosII IDE和MicroC/OS-II开发流程。niosII IDE提供设计者一个充足的niosII开发平台。niosII IDE包含MicroC/OS-II实时操作系统,为设计者提供快速地搭建基于niosII处理器的MicroC/OS-II应用程序的能力。该指南提供了搭建一个基于MicroC/OS-II实时操作系统的简单程序的步骤说明。            在图1-1中展示的设计有五个活动的任务。send_task用增量数据(incrementing data)填入消息队列(message queue)。receive_task1和receive_tas...

    阅读全文>>

  • 摘要:首先介绍异步FIFO的概念、应用及其结构,然后分析实现异步FIFO的难点问题及其解决办法;在传统设计的基础上提出一种新颖的电路结构并对其进行综合仿真和FPGA实现。 关键词:异步电路 FIFO 亚稳态 格雷码 1 异步FIFO介绍 在现代的集成电路芯片中,随着设计规模的不断扩大,一个系统中往往含有数个时钟。多时钟域带来的一个问题就是,如何设计异步时钟之间的接口电路。异步FIFO(First In First Out)是解决这个问题一种简便、快捷的解决方案。使用异步FIFO可以在两个不同时钟系统之间快速而方便地传输实时数据。在网络接...

    阅读全文>>

  •   Altium Designer 6 是一种综合的独立于供应商的电子设计解决方案,它允许工程师通过利用现有的板级设计方法在FPGA平台上开发完整的数字系统。Altium Designer 6将硬件设计工具、C及基于汇编语言的嵌入式软件设计开发工具、即调即用并预综合的针对FPGA的组件、虚拟仪器和可重新配置的硬件平台集成在一起,它使得工程师能够进行交互式设计,并在FPGA中实现嵌入式系统设计。     也是业界一款基于FPGA片上实现嵌入式系统的电子设计软件。它将嵌入式软件设计与大规模数字电路有机的结合起来,并且在系统设计中嵌入多种仿真测试仪器...

    阅读全文>>

  • 电路可分为为模拟 IC 与数字 IC 两大类,以及两者兼具的混合讯号等三种。模拟与数字的差异在于数字的讯号是以 0 、1 的非连续方式传递、运算及储存。而模拟讯号则是以连续性的型式来传递,并作为数字讯号与最终使用者的桥梁。 在 IC 设计领域中,模拟的人才最为缺乏,但相对而言模拟/混合讯号设计工程师的人才养成也最为困难,一般而言最起码需要2 ~ 3 年的经验才能完全上手,但也因为人才养成不易,具备模拟 / 混合讯号专业技术的工程师身价个个不凡。 一般而言,具备电子电子背景的人学习模拟与混合讯号领域的知识会比较容易进入状况,...

    阅读全文>>

  • 1.在QuartusII中生成rom的初始化文件,选择生成hex文件,因为ModelSim不支持mif文件的转化。这里要注意一下的是,不要擅自改动Quartus->Tools->Options->Memory Editor中的内容,默认的设置就好,不然生成的hex文件会有地址上的偏差; 2.在ModelSim安装的目录下找到modelsim.ini文件,将其只读属性去掉,在vsim部分里添加一行“Veriuser = D:/altera/quartus50/eda/mentor/modelsim/convert_hex2ver.dll”,保存文件,将只读属性改回来。当然,这里的路径要改成实际上您Quartus的安装路径。其中的convert_hex2ver.dll就是把hex文...

    阅读全文>>

  • 当一个门的输入有两个或两个以上的变量发生改变时,由于这些变量是经过不同路径产生的,使得它们状态改变的时刻有先有后,这种时差引起的现象称为竞争(Race)。竞争的结果若导致冒险或险象(Hazard)发生(例如毛刺),并造成错误的后果,那么就称这种竞争为临界竞争。若竞争的结果没有导致冒险发生,或虽有冒险发生,但不影响系统的工作,那么就称这种竞争为非临界竞争。   组合逻辑电路的险象仅在信号状态改变的时刻出现毛刺,这种冒险是过渡性的,它不会使稳态值偏离正常值,但在时序电路中,冒险是本质的,可导致电路的输出值永远...

    阅读全文>>

  • (Avalon从端口传输与流模式从端口传输部分)       101 Innovation Drive    San Jose, Ca 95134 Document Version: 2.3    (408)554-7000 Document Data: July 2003    http://www.altera.com/ 免责声明:       本手册原自Altera 公司发布的《Avalon Bus Specification-Reference Manual》,一切权力由Altera 公司所有 概 要 Avalon 总线是一种将片上处理器和外设连接成片上可编程系统(SOPC)的一种简单总线结构。Avalon 总线是一种接口方式,它规定了...

    阅读全文>>

页次:1/2 每页15条记录,共30条  分页:  [1][2] [下一页][尾页]