LJ2010的博客

            在我们用ModelSim仿真的时候经常是修改一点一点修改代码，这样会造成一个无奈的操作循环：修改代码--->编译代码--->仿真设置 --->进入仿真页面--->添加需要观察的波形--->运行仿真。如果仿真结果不理想，还得需要重新修改代码，重复上述的操作。 ...

阅读全文>>

   FPGA是基于SRAM编程的，编程信息在系统掉电时会丢失，每次上电时，都需要从器件外部的FLASH或EEPROM中存储的编程数据重现写入内部的SRAM中。FPGA在线加载需要有CPU的帮助，并且在加载前CPU已经启动并工作。         FPGA的加载模式主要有以下几种：    &...

阅读全文>>

CAN是Controller Area Network的缩写，即“局域网控制器”的意思，可以归属于工业现场总线的范畴，通常称为CAN BUS，即CAN总线，是目前国际上应用最为广泛的开放式现场总线之一。         CAN总线最早用在汽车电子领域，世界上一些著名的汽车制造厂商都采用CAN总线来实现汽车...

阅读全文>>

JTAG技术俗称边界扫描技术，是近代发展起来的高级测试技术。       随着电子技术的高速发展，电路已经进入超大规模时代，芯片的封装技术也日新月异，从最初的DIP到QFP，已经当今的BGA，电路的物理可测试性正在逐渐消失。     为了寻找更先进的测试技术，1985年，IBM、AT&T、Texas I...

阅读全文>>

        AXI（Advanced eXtensible Interface）是一种总协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数 据传输，同时在突发传输...

阅读全文>>

     Local Bus总线又称为CPU总线，根据高低位地址线序的差异，又可分为Motorola CPU总线和Intel CPU总线。古老的CS51单片机就是Intel CPU总线的典型代表，而我们常用的Power PC就是Motorola CPU总线架构，它是从60X总线衍变过来的(60X总线支持64、32、16、8四种可选位宽模式)，由于Local Bus总线是直接...

阅读全文>>

一.面积与速度的平衡互换原则         这里的面积指的是FPGA的芯片资源，包括逻辑资源和I/O资源等；这里的速度指的是FPGA工作的最高频率（和DSP或者ARM不同，FPGA设计的工作频率是不固定的，而是和设计本身的延迟紧密相连）。 在实际设计中，使用最小的面积设计出最高的速度是每一个...

阅读全文>>

     在Virtex 5中，BRAM的大小是36kb。每个RAM都是双端口的。两个端口可以同时对BRAM里面的数据进行读或写，而且两个端口可以工作在不同的时钟频率下。当两个端口同时进行读或写同一地址时，可能会发生冲突，但是不会损坏器件。此外，在Virtex 5中，BRAM还可以用作FIFO。     &n...

阅读全文>>

     IEEE_1588协议.pdf附件中的PDF是关于1588协议的介绍，挺好的！

阅读全文>>

        FPGA 设计的时序性能是由物理器件、用户代码设计以及EDA 软件共同决定的，忽略了任何一方面的因素，都会对时序性能有很大的影响。        我们可以利用不同器件的特性，同时借助EDA工具来优化我们的设计，但主要还是靠代码设计。   ...

阅读全文>>

         FPGA 的相关电路主要就是FPGA 的配置电路，其余的应用电路只要将外围芯片连接到FPGA 的通用I/O管脚上即可。  配置电路          FPGA 配置方式灵活多样，根据芯片是否能够自己主动加载配置数据分为主模式、从模式以及JTA...

阅读全文>>

       以太网在1985年成为IEEE802.3标准后，在1995年将数据传输速度从10Mb/s提高到100Mb/s的过程中，计算机和网络业界也在致力于 解决以太网的定时同步能力不足的问题，开发出一种软件方式的网络时间协议（NTP），提高各网络设备之间的定时同步能力。1992年NTP版本的同步准确 度可以达到200...

阅读全文>>

除安富利公司作为赛灵思公司全球统一代理商覆盖中国市场之外，中国大陆电子元器件及方案提供商科通集团的加入，将进一步满足本地设计创新领域对赛灵思世界领先可编程解决方案的迫切需求，提供更加广泛、便捷和专业的支持 全球领先的可编程逻辑供应商赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX)）日前宣布正式授权中国本土最大电...

阅读全文>>

ISE12.2设计套件强化了其部分可重配置技术设计流程，并通过智能时钟门控技术降低24%的BRAM功耗。赛灵思部分可重配置技术，是目前唯一经行业验证的可重配置FPGA技术 全球可编程平台领导厂商赛灵思公司（Xilinx, Inc. (NASDAQ:XLNX) ）今天宣布推出其第四代部分可重配置设计流程，以及智能时钟门控技术的多项全新强化方案，可...

阅读全文>>

  void XTime_SetTime(XTime Xtime)和void XTime_GetTime(XTime *Xtime)的使用 这两个函数是standalone_v1_00_a提供的，可以在standalone_v1_00_a->xtime_l.c中找到这两个函数。 使用这 两个函数可以测出程序使用的时钟周期数，对于我们分析程序的性能很有帮助。 下面是函数的源码。 /*************************...

阅读全文>>