这学期学<<计算机组成原理>>, 觉得书上的东西有点陈旧,
正巧赶上学校一个嵌入式比赛.和同学自学了Verilog, 花了一个多月做了一个8位RISC CPU, 核很小巧, 占的资源也不大,
从头到尾自己设计. 同时写了一个功能还不很健全的汇编器. 但由于第一次做, 验证方面的经验很少,
到现在没有一个完整的测试平台,就是在每个模块写完的时候用ModelSim和在板子上跑验证了一下,
买了本<<编写测试平台>>打算再学学,
把测试写完整了.之后加了两个八位输入和输出，后来又加了VGA(改了一个VGA
IP)和PS/2键盘(用了前段时间论坛上的一个核)挂到总线上. 能用是能用, 但仍有些问题. 先发一个编译好的的Demo,
可以在Basys上跑, 核源代码待我整理整理在发.
Demo功能:
1.显示"Welcome to SSPU!~"
2.在括号中显示键盘通码
3.把Basys上八个Switchs的高四位和第四位相乘并显示结果(十六进制)
献丑了 请大家不要吝啬自己的评论 :)
下载到这里
http://www.eefocus.com/bbs/article_13051.html
;){kind=link}