45
上文从生产流水线、分工细化等方面来说明模拟混合信号设计验证很有必要设立后，估计会遭来不管是老板层还是员工层的疑问。本文就从这两个角色来分析此工种；看看其在研发过程中怎么和其它工种配合来降低成本；以及此职位的员工认可度。
首先是老板们发话了，啊？怎么要再养一个人啊，公司没有预算啊！这投入产出比（ROI）怎么样啊？（ROI，很熟悉吧，这是不是老板们的标配啊？）这个职位，这个职位只有少数大公司才设置吧，小公司怎么能玩得起？
好吧，自打我开始工作，就听到过黑人老板说他经常看到芯片这样子：各个小的 Sub System 工作得挺好的，结果流片回来，大的 TOP 动都不动。面对着测试 Test 给的测试结果，再回头看芯片，再设法跑仿真去 Debug 芯片内部怎么回事了，Debug 的时间和人力不是成本？再一次流片的时间和材料不是成本？如果能够在流片前、在实实在在的物理制作前，有 DV 专员专门测试下，看看有没有 Bug，不是件好事？流片前发现的 Bug 终归是要好于芯片拿到手时候的 Bug。当然，有人说在芯片拿到手时候，这段 Debug 阶段，才是学习东西的大好时机；嘘嘘嘘，这话自己留着，估计老板们可是不怎么爱听哦：老板们估计经常记不得第一次流片 1p0 时候到底 Delay 了多少天，但是他一般还是记得住第二次第三次流片所带来的各种成本。
好了，也有些人说想让芯片没有 Bug 很难，尤其是 Model 不准确的模拟和射频；所谓的“没有没有 Bug 的芯片，只有 Bug 没有被发现的芯片”（是不是很绕嘴啊，我写的时候也感觉好绕）。那也行，咱们再换个角度吧，加了 DV，至少能缩短研发周期， 为什么呢？项目拿到 Spec 之后，传统的如果只有 Design 的话，他们一般先系统架构，然后再搭建 Block，然后再走 Top。而如果有 DV 的话呢？Design 搭架构，DV 负责用代码来给他们建模型；Design 的 Bottom Up 走的时候（不少模拟都是找 Block IP 搭上去的），而 DV 的 Top Down 走；当底层设计好了，直接套到 TOP DV 的环境中去，两者结合，珠联璧合；并行工作，这里肯定还是要比串行要快的。
还有一种情况，就是培养一个优秀的模拟工程师，需要很长时间，门槛很高。那么对于一些刚入职的、或者是不太顶尖的、正在通往顶尖路上的模拟工程师，如果有 DV 专门给他做的 Block 做 Check，也可以减少一些新手设计者的不自信；提高他们手中出来的 Block 在 Top 应用时候的可信度。当然了，DV 工程师也需要培养，他们也可能会报出来的 Bug 其实是 TB 搭的有问题，他们也可能需要在电路和 Coding 的路上不断锤炼；但是感觉上门槛没有单纯的模拟工程师那么高。
另外，还有一些工程师，确实非常牛，不过大家都是人哈，活生生的、需要生活的人，如果一个超大的项目接到手里，还是有时候会觉得有压力的：要考虑的事情非常多，Top 的架构，下面的模块，外围的应用环境和寄生，等等。如果这个时候，有专门一个 DV 的职位，就对 Spec 负责，就是要以大规模、自动化、覆盖全的目的存在于研发过程中，那么 Design Lead 的压力也会减小一些。而模拟电路的规模也可以做的或许再大一些，就像数字越来越复杂。
啰啰嗦嗦那么多，让我用一张图来表示吧：图中每个简笔画均来自于网络，我组合编辑了一下，显示了大概的 IC 研发流程（当然研发经常是需要不停迭代的，这里没有显示）：DV 的存在，就多了一条 System 到 DV 的途径，它是存在于流片之前，而测试在流片之后。
总之，思路缕顺了，长期投入产出比是肯定可以看出来的。
好了，各位老板们是不是觉得心思动了、觉得也行哈？（不动也没事）资本家永远追逐的是利益最大化嘛，好来设置这个岗位。
哇塞，怎么很难招到人呢？好不容易说动了老板，但是没有兵？好吧，让我来好人做到底。下面来说服一下，像我一样的，从设计转 DV 的小兵兵。
以前有 Layout 职位么？我觉得最早模拟的时候，肯定 Design 把 Layout 的活儿给做了（好吧，我承认，我研究生在实验室的时候，就是自己画的 Layout，为了赶流片，还搞了个通宵）；但是现在呢？几乎每个公司，都设置了专门的 Layout 职位，曾有一段 Layout 缺人，开的薪水比 Design 还高。为啥呢？因为人家专业画 Layout 的人，手被训练的画得特别快了，熟能生巧绝对是管用的；而且他们干的多了知道哪些地方需要注意，有过什么陷阱，自然而然的绕过去之后；经验就十足了，Layout 也就自然大牛辈出。
大家能接受 Layout，能接受芯片生产出来之后的 Test 职位，为何设置一个芯片流片之前的 Design Verification 职位显得目前难以接受呢？数字后端很多时候就是在用工具，模拟 Layout 现在器件本身就集成很多，画起来轻松很多了。DV 确实要做不少的仿真。可能这就是一种情怀问题，抑或是新鲜事物出现总是需要一段接收和消化的过程：就像不少人觉得总是 Design 是最最好的职位（当然 Design 确实是很不错的职位，但是并不定是最适合自己的职位）。
列举一个我们比较熟悉的校园模式。在学校里，一届学生人数超多，但是第一名只有一个，如果一个人是第二名，大概想到的就是，怎么弥补自己和第一名的差距。如果第二名总是花费苦心思在弥补和第一名的差距上，第三名总是花费苦心思在弥补和前两名的差距上。可以想象这个学校培养出来的人才，所创造的总体社会效益可能并不高。因为叠加重复部分太多了，大家总是在弥补和第一名的差距；生有涯，而知无涯。这和流水线发明之前的情况多少有些类似。IC 里面呢，确实存在着 Design 做的很好，又会画 Layout，还能写好代码自动化验证；又能芯片回来之后唰唰测试的人；就是所谓的第一名。如果排在后面的人，人人都奔着这个第一名而去，纷纷的效仿他；那么还有今天的 Layout/Test 等职位么？IC 的社会总输出能力还有这么高么？
之所以流水线的发明能够大大地提高了生产力，就是因为分工细化的思路的确不一样，它使得第一名到处都在：每一个细分的环节都可以设置个第一名。百花齐放百家争鸣，再加之井然有条的合作协调，总体生产力就得到了很大提高。Design 设计好，DV 验证好，Layout 用自己的专业速度迅速完成；Test 在测试的时候，Design 或许已经在用自己的专业知识走入下一个项目了。
曾经听说过有招聘 Layout，给的“大饼”就是以后有机会 Layout 转 Design； 而事情接下来发展的话，是确实有了机会可以转 Design，也确实转了 Design，但是其转折难度和跨度，已经不是一个三四十岁了／生活在北上广大城市 ／还的考虑一家老小的人所真正适合的岗位了，最后也不了了之了。很简答啊：在 Layout 职位积累了好多经验，也不少公司能够开出来足够吸引人的薪水，市 场需求存在着，何苦要从 Design 的小兵兵当起来呢？
所以虽然 DV 是在这条研发线上目前不太常见的工种，但是却也在被一些公司慢慢接受着；老板们都拍板了，小兵们跟着就好了。嗯嗯，想跟着走了，可是还是有点小情怀问题。
情怀的东西，可能是以前年代的“学好数理化，走遍天下都不怕”，以至于一些学习不好数理化／走了文科路线的人，可能内心有一股隐隐约约的自卑，但是谁又能证明这句话是对的呢？那种学习好了语言，跑着全球谈生意／顾着一群数理化很好的人在呵呵笑；那些沟通能力强 / 得维护客户关系／很会销售技能的人也在呵呵笑。 所以情怀和接受程度，可能某些时候只代表了当下的观点，但是未来这种观点有多大的正确性还有待考究。想做 DV 的人，勇敢迈出去那一步吧。
那么如果想成为 DV，有什么样的要求呢？DV 有几层境界呢？嘿嘿，预知答案如何，且听下回分解。
与非网原创内容，不经允许，不得转载！
系列汇总：
下载ECAD模型
