半导体测试

第五章.功能测试（9.5）——标准功能测试(4)：Z-state Test　 2008-04-17 18:41

Z-State测试
    当器件有双向I/O口或三态输出管脚，且端口作为非输出使用时，输出缓冲（buffers）则必须处于高阻状态。我们知道逻辑状态由功能测试向量序列生成，这里需要检查是输出端能否处于正确的高阻状态，因此采用Z状态测试。

测试目的
    功能测试Z态验证当器件运行对应的测试向量时，其输出端能达到适当的高阻状态。

测试方法
    Z态高阻测试用以确保双向I/O口和高阻输出端有达到高阻或者关闭状态的能力，一些测试系统有能力采用功能测试的方式动态地进行此项测试。
    功能性三态测试会用到可编程负载或者外围电阻类负载，负载端的参考电压需要设置为VOL和VOH的中间值，通常2.0V就好。当被测输出端进入高阻状态，它就失去了驱动（灌入或拉出）电流的能力，这时候负载将输出端拉升至2.0V的中间值；比较单元设置为3态测试模式，这提供了一个由逻辑0和逻辑1划定的pass区间，如图5-19。

                                图5-19.三态测试

    器件规格书通常不会为高阻态的功能测试定义精确的测试条件，因此我们要通过一些试验去找到它们，并且保证测试的可靠。当DUT的输出端进入高阻态，则由测试系统提供中间值电压。达到中间值电压所需要的时间则由需要释放的电流总量和测试通道的容性负载来决定。这项测试对测试硬件的变化很敏感——在晶圆测试、手工测试和自动测试等各环节之间，因为容性负载不同，测试结果可能不尽相同。

故障寻找
    还是老流程：打开dataloger观测测试结果先。
    当功能性Z态测试结果为fail，会反映在一个或多个不正确的输出信号上，Dataloger会显示哪些管脚有问题。如果测试向量目的只是测试输出的高阻态，拿开器件，重新跑测试，处于开路的socket的测试结果应该为pass；如果测试向量不仅测试高阻还测试有效（高低）逻辑，则这次的结果应该是有效逻辑fail。
    VOL/VOH比较电平、电流负载提供的IOL/IOH电流、以及电流负载提供的VREF电压均会影响测试结果。
    从有效逻辑电平到高阻电平的转换可能需要额外的时间，为了得到pass的测试结果，放慢测试频率和在测试周期内将比较沿往后推移可能都是必要的。