最小脉宽
Parameter | Description | Min. | Max | Units |
tWL | Minimum clock low time | 20 | | nsec |
tWH | Minimum clock high time | 25 | | nsec |
最小脉宽通常包括两个独立参数，如图6-4所示：
图6-4.最小脉冲宽度
最小脉冲低时间（时钟低宽度），脉冲可以（或必需）保持在逻辑0状态的最小时间；
最小脉冲高时间（时钟高宽度），脉冲可以（或必需）保持在逻辑1状态的最小时间。 当执行测试需要移动或调整某个控制沿时，确保和它有关系的所有时序沿依然保持有效，即满足建立时间、保持时间以及传输延迟等要求。
l 目的：保证脉冲的逻辑低和逻辑高有效（能被其他信号识别）。
l 注意：改变控制沿时，应保证与之有关的信号沿不受影响，或者作相应改变。
最高频率
Parameter | Description | Min. | Max | Units |
fMAX | Maximum clock frequency | | 22.2 | MHz |
最高操作频率的测试，某些时候也被称为“全速测试”，包括测试器件在最高频率下其相关参数是否仍然符合器件规格书的要求。执行全速测试时，最短的建立和保持时间、最窄的脉冲宽度、最大的传输延迟都需要在最快的测试频率下验证。因为所有最差的时序条件都同时施加于器件，可能引起导致器件“失效”的附加测试噪声，所以这项测试是相当难以实施的，因而我们实施它之前需要仔细阅读器件规格书，确保时序的正确。
同样，当执行测试需要移动或调整某个控制沿时，例如时钟的上升沿，确保和它有关系的所有时序沿依然保持有效。图6-5显示的是最高频率测试的时序。
图6-5.最高频率测试
l 目的：保证器件的最大操作频率
l 注意：改变控制沿时，应保证与之有关的信号沿不受影响，或者作相应改变
l 全速测试可能会引起附加测试噪声
输出使能时间
Parameter | Description | Min. | Max | Units |
tDOE | OE Low to Data Valid | | 10 | nsec |
输出使能时间指的是输出信号从高阻状态切换到驱动有效逻辑电平状态所需的时间，测量上，从控制信号的控制沿有效开始，到输出切换为有效逻辑的跳变沿结束。例如，tDOE（Output Enable to Data Out Valid）是从OE信号由高变低开始直到所有的O0-O3管脚上读到有效的逻辑电平的这段时间，如图6-6。此项测试要求输出连接到参考电压设置为中间级逻辑电平（如2.0V）的负载端。
多数情况下，有效逻辑定义为VOL/VOH，但最好还是查阅一下器件的规格书以确认参数正确。
图6-6.输出使能时间
l 目的：确保在一定时间内，输出缓冲能正确地由高阻态转换为打开状态，并在控制信号起效的规定时间内，驱动输出有效的逻辑电平。
l 只针对高阻态输出管脚及双向IO口。
l 测试结果只能是正值。
输出失效时间
| Parameter | Description | Min. | Max | Units |
| tHZOE | OE High to Data High Z | | 8 | nsec |
输出失效时间与输出使能时间相反，指的是输出端从有效逻辑电平状态切换到高阻状态所需的时间，测量上，从控制信号的控制沿有效开始，到输出端停止驱动有效电平结束。例如，tHZOE（Output Enable High to Outputs High Z）是从OE信号由低变高开始直到所有的O0-O3管脚上停止输出有效的逻辑电平的这段时间，如图6-7。
此项测试中，高阻态定义为独立的输出电平，指的是高于VOL而低于VOH的区段内的任何电平。输出必须连接到参考电压设置为中间级逻辑电平（如2.0V）的负载端，输出负载会在输出缓冲关闭后将总线拉至无效电平状态。同样，参考器件规格书确定相关参数。
6-7．输出失效时间
l 目的：确保在控制信号起效的规定时间内，输出缓冲能正确地由打开状态转换为高阻态。
l 只针对高阻态输出管脚及双向IO口。
l 测试结果只能是正值。
;){kind=link}