赛普拉斯推出世界上最大CPLD器件
赛普拉斯半导体公司（Cypress Semiconductor）日前宣布开始提供世界上最大的复杂可编程逻辑器件——Delta39K200。该器件包含20万逻辑门，提供3072个宏单元和480Kb的嵌入式通信存储器。Delta39K200 CPLD提供的逻辑门容量以及存储器数量都是此前世界上最大的CPLD器件——同样来自赛普拉斯公司的Delta39K100的两倍。Delta39K?系列产品共包含从3万至35万门七种密度的器件。Delta39K?是第一个嵌入了高性能通信存储器的CPLD系列，它提供了比任何FPGA都多的存储器。
“Delta39K CPLD显示了赛普拉斯公司的工程技术实力和多样化的知识产权，同时该产品以FPGA的器件密度水平提供了高速度、时序可预测、易用等CPLD优点的产品。所有这些特点，再结合高级时钟管理功能，使这些CPLD产品可应用于背板数据通道的核心部分。”赛普拉斯公司数据通信产品部销售总监Geoff Charubin说，“支持众多I/O标准的可编程高速I/O可在有线传输速度（Wire Speed）下支持物理层设备、网络处理器和网络搜索引擎（NSE）间的互操作。”
“通过推出Delta39K，赛普拉斯重新确立了CPLD的新标准，”赛普拉斯可编程产品销售经理Rajiv Nema说，“这些单片系统器件为路由器、基站和存储网络线路卡等产品的设计人员提供了理想的解决方案。这些器件所具有的高速度和嵌入式通信用存储器能够更高效地实现数据处理功能（如分组处理、编码/解码和前向错误校正等）。”
关于Delta39K CPLD
Delta39K由大量的逻辑块簇（logic block clusters, LBCs）构成，每个逻辑块包含128个宏单元－即8个包括16个宏单元的逻辑模块，逻辑模块之间通过可编程互连矩阵连接。每个逻辑块都有16K字节单口簇式SRAM存储器，可以配置为1倍、2倍、4倍或8倍的同步或异步模式。存储模块可以与其他存储模块级连以实现更大容量的存储器功能。
除了簇式存储器模块之外，每个逻辑块包括一个关联通道存储模块，4K位的通道存储单元采用了赛普拉斯的真正的双端口单元，提供优化的双端口和带独立读写时钟的FIFO（先入先出）存储器。每个通道存储模块包括优化双端口、FIFO控制和双端口控制逻辑，用以实现快速和功能强大的存储功能。Delta39K器件将提供高达200MHz的FIFO性能。像簇式存储器一样，通道存储器可以配置为1倍、2倍、4倍或8倍，而且可以在宽度和深度进行功能扩展。
LBC和通道单元通过大量垂直和水平的路由通道进行通信。这些通道的末端与I/O引线模块相连，以提供最大限度的引线输出灵活性和真正的“在系统可编程能力”（In-System Reprogrammability, ISR）。ISR为设计者提供了极大的灵活性，在进行设计修改时可保证不需调整速度和引线表。
Delta39K CPLD管脚间的传输延迟低至仅7ns，提供的实际在系统性能超过233MHz。该器件采用0.18微米六层金属工艺制造，这也是采用了目前最先进的工艺生产出的CPLD。包含了Delta39K片芯和嵌入式非易失性闪速存储器片芯的创新封装选择创造了一种独特的非易失解决方案，无需再采用外部启动PROM。Delta39K系列中的每款器件都包含一个可编程的采用Spread Aware?技术的锁相环（PLL），该锁相环具有无与伦比的乘、除及时钟边缘控制选择功能，为所有逻辑簇、存储器和I/O单元提供四路全局时钟，从而可保证精确的片上或片外时序。
软件支持
赛普拉斯公司的Warp?设计工具套件6.1版本提供对Delta39K系列CPLD的完全支持。Warp是完全集成的可编程逻辑设计环境，可接受VHDL、Verilog、定态状态机和原理图输入等设计输入格式。Warp还可一步完成综合和适配，以加快设计过程。此外，Warp还具有架构浏览器（Architecture Explorer?）和静态时序分析器（Static Timing Analyzer）以进行快速设计适配和确定关键路径的时序，从而帮助加快逻辑设计的调试和时序收敛过程。Warp 还包括用于设计验证的功能全面的模拟工具。上面提到的所有这些高级功能使采用世界上最大规模CPLD器件Delta39K进行设计变得即简单又高效。
产品照片
高分辨率的产品照片可通过浏览http://www.cypress.com/press/photo/d39k200.html获得。
供货与价格
20万门的Delta39K200 器件现在已可提供样品，将在2001年9月份实现量产。批量订购，Delta39K200每片起价为65.00美元。
友情链接：
