4.3 数字复接技术
4.3.1 数字复接的基本概念
在频分复用的载波系统中，高次群系统是由若干个低次群信号通过频谱搬移并叠加而成。例如，60路载波是由5个12路载波经过频谱搬移叠加而成；1800路载波是由30个60路载波经过频谱搬移叠加而成。
在时分制数字通信系统中，为了扩大传输容量和提高传输效率，常常需要将若干个低速数字信号合并成一个高速数字信号流，以便在高速宽带信道中传输。数字复接技术就是解决PCM、SDH等系统中的传输信号由低次群到高次群的合成的技术。
扩大数字通信容量有两种方法。一种方法是采用PCM30/32系统（又称基群或一次群）复用的方法。例如需要传送120路电话时，可将120路话音信号分别用8kHz抽样频率抽样，然后对每个抽样值编8位码，其码速率为8000×8×120=7680kbit/s。由于每帧时间为125微秒，每个路时隙的时间只有1微秒左右，这样每个抽样值进行8位编码的时间只有1微秒时间，其编码速度非常高，对编码电路及元器件的速度和精度要求很高，实现起来非常困难。但这种对120路话音信号直接编码复用的方法从原理上讲是可行的。另一种方法是将几个（例如4个）经PCM复用后的数字信号（例如4个PCM30/32系统）再进行时分复用，形成容纳更多路信号的数字通信系统。显然，经过数字复用后的信号的码速率提高了，但是对每一个基群的编码速度没有提高，实现起来容易。目前广泛采用这种方法提高通信容量。由于数字复用是采用数字复接的方法来实现的，因此也称为数字复接技术。
4.3.2 数字复接系统的组成
数字复接系统由数字复接器和数字分接器组成，如图4-5所示。数字复接器是把两个或两个以上的支路（低次群）信号，按时分复用方式合并成一个单一高次群的数字信号设备，它由定时、码速调整和复接单元等组成。数字分接器的功能是把已合路的高次群数字信号，分解成原先的低次群数字信号，它由帧同步、定时、数字分接和码速恢复等单元组成。
图4-5 数字复接系统组成
定时单元给设备提供一个统一的基准时钟。码速调整单元是把速率不同的各支路信号，调整成与复接设备定时信号完全同步的数字信号，以便由复接单元把各个支路信号复接成一个数字流 。另外在复接时还需要插入帧同步信号，以便接收端正确接收各支路信号。分接设备的定时单元是由接收信号中提取时钟，并分送给各支路进行分接用。
4.3.3 数字信号的复接方法
1．按位复接、按字复接、按帧复接
按位复接又叫比特复接，即复接时每支路依次复接一个比特。图4-6(a)所示是4个PCM30/32系统时隙的码字情况。图4-6(b)是按位复接后的二次群中各支路数字码排列情况。按位复接方法简单易行，设备也简单，存储器容量小，目前被广泛采用，其缺点是对信号交换不利。图4-6(c)是按字复接，对PCM30/32系统来说，一个码字有8位码，它是将8位码先储存起来，在规定时间四个支路轮流复接，这种方法有利于数字电话交换，但要求有较大的存储容量。按帧复接是每次复接一个支路的一个帧（一帧含有256个比特），这种方法的优点是复接时不破坏原来的帧结构，有利于交换，但要求更大的存储容量。
图4-6 数字复接方法
2．同步复接和准同步复接
同步复接是用一个高稳定的主时钟来控制被复接的几个低次群，使这几个低次群的码速统一在主时钟的频率上，这样就达到系统同步复接的目的。同步复接只需要进行相位调整就可以实施数字复接。确保各参与复接的支路数字信号与复接时钟严格同步，是实现同步复接的前提条件，这也是复接技术中的主要问题。同步复接的好处是明显的，例如：复接效率比较高，复接损伤比较小等。但只有在确保同步环境时才能进行同步复接。这种复接方法的缺点是主时钟一旦出现故障，相关的通信系统将全部中断。它只限于在局部区域内使用。
准同步复接分接把标称速率相同，而实际速率略有差异，但都在规定的容差范围内的多路数字信号进行复接分接的技术。在准同步复接中，参与复接的各支路码流时钟的标称值相同，而码流时钟实际值是在一定的容差范围内变化。严格地说，如果两个信号以同一标称速率给出，而实际速率的容差都限制在规定的范围内，则这两个信号被称为是准同步的。例如，具有相同的标称速率和相同稳定度的时钟，但不是由同一个时钟产生的两个信号通常就是准同步。准同步复接分接相对于同步复接增加了码速调整及码速恢复的环节，使各低次群达到同步之后再进行复接。
准同步复接分接允许时钟频率在规定的容差域内任意变动，对于参与复接的支路时钟相位关系就没有任何限制。因此，准同步复接分接不要求苛刻的速率同步和相位同步，只要求时钟速率标称值及其容差符合规定，就可以实现复接分接。正因为如此，准同步复接分接有着广阔的应用空间。
4.3.4 数字复接中的码速调整
1．码速调整的基本概念
几个低次群数字信号复接成一个高次群数字信号时，如果各个低次群（例如PCM30 /32系统）的时钟是各自产生的，即使它们的标称码速率相同，都是2048kbit/s，但它们的瞬时码速率也可能是不同的。因为各个支路的晶体振荡器产生的时钟频率不可能完全相同（ITU-T规定PCM 30/32系统的瞬时码速率在2048kbit/s±100bit/s），几个低次群复接后的数字码元就会产生重叠或错位，如图4-7所示。 这样复接合成后的数字信号流，在接收端是无法分接并恢复成原来的低次群信号的。因此，码速率不同的低次群信号是不能直接复接的。在复接前要使各低次群的码速率同步；同时使复接后的码速率符合高次群帧结构的要求。由此可见，将几个低次群复接成高次群时，必须采取适当的措施，以调整各低次群系统的码速率使其同步。
图4-7 码速率对数字复接的影响
不论同步复接或准同步复接，都需要进行码速调整。虽然同步复接时各低次群的码速率完全一致，但复接后的码序列中还要加入帧同步码、对端告警码等码元，这样码速率就要增加，因此仍然需要进行码速调整。
ITU-T规定以2048kbit/s为一次群的PCM二次群的码速率为8448kbit/s。如果只是简单的复接4路PCM基群的码流，PCM二次群的码速率应该是4×2048kbit/s=8192kbit/s。当考到4个PCM一次群在复接时插入了帧同步码、告警码、插入码和插入标志码等码元，这些码元的插入，使每个基群的码速率由2048kbit/s调整到2112kbit/s，这样4×2112kbit/s=8448kb it/s。
2．正码速调整
码速调整后的速率高于调整前的速率，称为正码速调整。正码速调整的结构图如图4-8所示。每一个参与复接的码流都必须经过一个码速调整装置，将瞬时码速率不同的码流调整到相同的、较高的码速率，然后再进行复接。码速调整装置的主体是缓冲存储器，此外还包括一些必要的控制电路。
图4-8 正码速调整电路
设计正码速调整方法主要需要考虑“取空”的问题。假定缓存器中的信息原来处于半满状态，随着时间的推移，由于读出时钟大于写入时钟，缓存器中的信息势必越来越少，如果不采取特别措施，最终将导致缓存器中的信息被取空，再读出的信息将是虚假的信息，这就是取空现象。为了防止缓存器的信息被取空，一旦缓存器中的信息比特数降到规定数量时，就发出控制信号，这时控制门关闭，读出时钟被扣除一个比特，同时插入一个特定的控制脉冲（是非信息码）。由于没有读出时钟，缓存器中的信息就不能读出去，而这时信息仍往缓存器存入，因此缓存器中的信息就增加一个比特。如此重复下去，就可将码流通过缓冲存储器传送出去，而输出码速率增加的码流。插入脉冲在何时插入是根据缓存器的储存状态来决定的，可通过插入脉冲控制电路来完成。
在接收端，分接器先将高次群码流进行分接，分接后的各支路码元分别写入各自的缓存器。为了去掉发送端插入的插入脉冲，首先要通过标志信号检出电路检测出标志信号，然后通过写入脉冲扣除电路扣除标志信号。扣除了标志信号后的支路码元的顺序与原来码元的顺 序一样，但在时间间隔上是不均匀的。因此，在收端要恢复原支路码元，必须先从输入码流中提取时钟。已扣除插入脉冲的码流经鉴相器、低通滤波器之后获得一个频率等于时钟平均频率的读出时钟，再利用这一时钟从缓存器中读出码元。
