一些特定类型的输入管脚会有上拉、下拉或其他的阻抗性关联电路，器件的规格书中可能会定义其电流的范围，例如80pA到120uA，此范围表明设计人员对这个管脚在规格书中规定的条件下的电流值期望在100uA左右。既然每个管脚可能吸收的电流不尽相同，那么就要对他们进行独立测试，集中测试法就不能在这里使用了，推荐的是并行测试法，有效而迅速。阻抗性输入也可能影响器件的IDD电流，这取决于每个输入管脚上施加的电平。
图4-19.CMOS电路输入类型
输出扇出
扇出指的是器件单个的输出管脚驱动（或控制）下游与之连接的多个输入管脚的能力，其根本还是输出电压和电流的参数。
前面我们单独地说了些输入和输出的一些参数，如IIL/IIH、VOL/IOL、VOH/IOH，现在我们来看看应用电路的设计工程师如何使用这些参数。图4-20显示了器件输入和输出各项参数的关系。在大多数的应用中，各种各样的芯片通过直接的互联完成相互间的通信，这意味着器件的某个输出管脚将会连接到一个或几个其他器件的一个或多个输入管脚。
图4-20.输入与输出的参数关系
需要将一系列的器件运用于同一个系统的应用工程师需要知道每个输入管脚的电压和电流要求以及每个输出管脚的电压和电流驱动能力，这些信息在器件的规格书中会定义，我们测试程序要做的就是提供合适的测试条件，测试器件以保证满足这些已经公布的参数的要求。下面是规格书的例子：
| Parameter | Description | Test Conditions | Min | Max | Units |
| VOH | Output HIGH Voltage | VCC = 4.75V, IOH = -2.6mA | 2.4 | V | |
| VOL | Output LOW Voltage | VCC = 4.75V, IOL = 24.0mA | 0.4 | V | |
| IIL | Input Low Load Current | Vin = 0.4V | -800 | μA | |
| IIH | Input High Load Current | Vin = 2.4V | 150 | μA |
注意：TTL和CMOS电路的扇出是不同的，多数CMOS电路拥有高阻抗的输入结构，其扇出实际上是不受限制的，换句话说，只要时间上足够，一个CMOS的输出能驱动任意多的CMOS的输入。CMOS的输入如同电容，越多的输入连到一起，电容值越大。驱动这个大“电容”的前端的输出就需要足够的时间对其进行冲放电——逻辑0到1的转换时，充电将电平拉高至VIH；1到0的转换时，则放电将电平拉低至VIL。同样，在测试时器件的输出要克服测试系统输入通道上的寄生电容。
呵呵，最后我们来做个测验：结合图4-20和规格书中的参数，朋友们算一下，当输出端驱动低电平时，它能驱动多少输入管脚？驱动高电平时，它又能驱动多少管脚？在应用上，我们能为此输出端最多连接多少输入管脚？
