推荐给好友

打印

加入收藏

更新于2008-05-18 13:44:17

第三节 查找表原理

数字电路的基本组成

• 任何组合电路都可表示为其所有输入信号的最小项的和或者最大项的积的形式。
• 时序电路包含可记忆器件（触发器），其反馈信号和输入信号通过逻辑关系再决定输出信号。

Altera MAX7000S系列CPLD

点击查看全图

CPLD宏单元内部结构

点击查看全图

查找表（Look-Up Table，LUT）原理

点击查看全图

• 一个N输入查找表可以实现N个输入变量的任何逻辑功能;；
• 输入多于N个的函数、方程需要分开用几个查找表实现；

FLEX 10K FPGA内部结构

FPGA逻辑单元内部结构举例

点击查看全图

<<上一节       下一节>>