第10节 Verilog HDL 行为建模
Verilog HDL 行为建模
- 行为级描述是对系统的高抽象级别的描述，注重的是系统的功能而不是底层硬件实现。
- Verilog有高级编程语言结构用于行为描述，包括：
wait、while、if then、case、forever等 - Verilog的行为建模：用高级编程语言编写的并行的、动态的过程块来描述系统的功能。
过程块（1）
- 过程块是行为模型的基础。
- 过程块有两种：
initial块，只执行一次
always块，只要条件满足，就循环执行
两种过程块
initial语句 - 只执行一次
- 在仿真开始时执行,不可综合。
例子：带顺序过程的initial语句
always语句 - always语句反复执行
例： always #5 Clock=~Clock; - 由事件控制的顺序过程的always语句
块语句 - 块语句用来将多个语句组织在一起，使得他们在语法上如同一个语句。分两类：
顺序块语句：内部语句按次序顺序执行
并行块语句：内部语句同时并行执行
过程块（2）
- 过程块中经常包含下列部件：
过程赋值语句：描述过程块中的数据流
时序控制：控制块的执行及块中的语句。
高级结构（循环，条件语句）：描述块的功能
