——赛灵思“2008可编程解决方案中国巡演”北京站感言
3月11日，赛灵思2008可编程解决方案中国巡演在北京拉开序幕。我是2月22日在网上注册的，由于注册的人特别多，席位已满，2月26日就收到了Xilinx的拒信。后来凑巧一位收到邀请函的同学临时有事，我才得到了这次参会机会。
这次巡演给我印象最深的有2个方面。
首先是赛灵思的产品展示。
3月11日８点15分，我和同学提前来到了这次巡回北京站的地点汉华国际酒店。当时很多主办人员、媒体人员和企业听众到场了。在三层，赛灵思公司及其合作伙伴安富利、世健、好利顺电子、明导电子和The MathWorks都布置了展台。
在技术研讨会上，赛灵思公司展示了自己virtex-5系列FPGA的低功耗特性。通过万用表测量，比较了virtex-5 LX-50T和Altera公司Stratix-ⅡFPGA的功耗，在相同的设计和测试条件下，前者的功耗约为后者的一半。本人因为没有用这两款产品做过设计，所以无从进行对比，只能动手摸了下两款芯片的表面，感觉virtex5的发热量确实小很多。赛灵思的技术人员还特别做了“了解Xilinx最低功耗解决方案背后的技术”的报告，在技术层面介绍了赛灵思为降低FPGA功耗所采取的具体措施。之所以如此关注功耗，是因为在降低功耗之后，系统的可靠性也相应提高、电源设计相应简化、PCB面积也可以减小，当然，还降低了能源消耗。而且，这也是virtex5在高速时钟下稳定运行的保障。
其次，我听了赛灵思和The MathWorks公司关于“基于模型的系统设计”的介绍，即采用MathWorks Simulink和Xilinx System Generator进行联合设计开发。这是一个对于设计人员来说非常实用的题目。因为，随着技术和应用的发展，大型的设计由很多复杂的模块构成，如何缩短开发流程使新产品及早面市，就成为企业关注的热点。按照传统的开发方式，一个系统从开始设计到最后实现，需要经过需求分析、系统设计、系统实现和测试验证四个步骤。系统设计人员经过仿真，将算法转成便于理解的技术文档；ASIC和FPGA设计人员必须理解这些技术文档，并通过手工的方式将算法转化为HDL语言，再通过手写的testbench去验证设计。在这个过程中，如何及早发现设计错误并及时修正是缩短产品开发时间的关键。
MathWorks Simulink和Xilinx System Generator将传统开发方式中分离的设计、实现和验证集于一体，保持设计、实现和验证环节的协同进行，大大减少了由于环节间衔接所引入的错误。使用过Simulink的人都知道，Simulink有着友好的可视化界面、简单易用的特点，便于系统级的建模和设计。同时，借助于Xilinx System Generator的强大功能，开发人员可以直接将设计(.m文件或simulink模型)转换成可以应用的HDL文件。这免去了传统设计中FPGA设计人员将算法转化成HDL的过程，极大的缩短了开发时间，也减轻了设计人员的工作难度。这种由开发人员设计由机器实现硬件代码的新模式，将对传统的ASIC和FPGA开发模方式产生强大的冲击，是未来系统开发方式发展的新方向。在未来的学习和实践之中，我将亲自体会这种联合设计方式的种种乐趣。
作者：北京邮电大学 谷涛
