有限状态机：
转换表和转换图
时序图
Mealey和Moore机
模块： S-R锁存器
边沿触发器件
触发器（D，T，JK）
数据选择器，数据分配器（选择器）
计数器
PAL
内部结构：SP实现
时钟和OE实现
不要担心对特定部分的细节
VHDL：
理解逻辑赋值，例化IF/THEN/ 和Case/When语句结构
实体和结构体
<< 上一节 下一节>>
