第1节 移位寄存器
有关VHDL的更多细节和更多实例
移位寄存器（如同74LS194）
上升沿触发器件经常叫它/CLK，因为建立时间是在时钟信号为低的时候。大多数寄存器是这个样子的。
下降沿触发器件经常叫它CLK，因为建立时间是在时钟信号为高的时候。JK触发器是这个样子的。
VHDL标识符
对大小写不敏感（但是最好不要依赖这个）首字符必须是字母。 （只有）字母，数字和下划线
连续两个下划线是不允许的。
最后字符不能是下划线。
使用保留字是不允许的。
emacs 的最近版本用颜色区分保留字（和其他）使用保留字通常会引起一个可以理解的错误注释。
合法的例子
CLK, Three_StateEnable, h23, Reg_12
不合法的例子
_clk, 3_State_Enable, large#num, clk_, Three__State, register, begin
VHDL的保留字其中一些是
abs access after begin
array disconnect file
guarded impure postponed
rem unaffected wait
有97个：太多需要记忆。
这是“增量”编译的另外一个好理由。
以编译和一次增加一个块代码开始。
