6.4.1通过超级终端验证
1） 在超级终端的工具栏中选择呼叫
断开，然后选择文件属性，弹出如下面图6.4. 1左图所示的属性对话框。点击配置按钮，在弹出的对话框中更改超级终端的波特率设置为57600bit/s。依次点击两个对话框的确定按钮，然后在超级终端工具栏中选择呼叫
呼叫。
图6.4. 1
2） 执行Hardware → Generate Netlist产生FPGA硬件逻辑的网表文件（.ngc）。
3） 执行Device Configuration→ Update Bitstream，重新生成硬件配置文件（.bit）并与前面步骤中生成的软件可执行程序文件（.elf）组合。
4） 接好开发板的电源适配器、USB下载电缆和RS232串口数据线，打开开发板电源，待PC识别开发板设备后，执行Device Configuration→Download Bitstream，下载比特文件。
5） 成功下载后，为了验证通讯正确性，可分别在键盘输入字符串“111”和 “Hello Xilinx!”，超级终端将回显输入字符串，如图6.4. 2和图6.4. 3所示。
图6.4. 2
图6.4. 3
6.4.2 通过CHIPSCOPE验证
1） 使用第四章所述的方法在XPS中添加Chipscope，然后重新执行Device Configuration→ Update Bitstream，更新比特文件。
2） 执行Device Configuration→Download Bitstream，下载比特文件，并打开Chipscope9.2i，扫描开发板。
3） 执行File→Import ，在弹出对话框中选择Select New File，浏览到需要加载的.cdc文件，打开后点击OK，如下图所示。
图6.4. 4
4） 打开波形窗口后，在触发设置窗口修改M1:TRG1后面Value为0，以设置触发条件为M1=0，如图6.4. 5所示。在position后填入1024以设置触发位置，如图6.4. 6所示。
图6.4. 5
图6.4. 6
5） 单击开始键，此时将会看到Chipscope一直处于等待触发状态，没有捕获到相应的值。在键盘输入1，Chipscope将会捕获到此信号，并输出如下图所示的波形。
提示：将M1通道设置触发条件为0，是因为接收（Rx）通道和发送通道（Tx）默认值均为1，此时Chipscope处于未触发状态，没有捕获任何信号。当用户从键盘输入1，则相当于发送数值1，接收端将先置零，此时Chipscope被触发，并捕获发送通道信号。
图6.4. 7
提示：如果需要更改波特率设置，可通过两种途径：一种是按照前述的方法，在创建工程时弹出的Parameter Attributes窗口中，选择Display advanced attributes选项，并设定所需的波特率；另一方法是在已经创建好的工程中编辑相关的.mpd文件。本例程编辑fsl_usrt的.mpd文件，修改## Generics for VHDL or Parameters for Verilog下方的参数，如图6.4. 8所示。（注意：参数的大小写必须和相应的.v或.vhd文件中相应代码的大小写相符），
修改后的参数如下：（MPD 文件语法请参考位于edk安装目录下的 doc/psf_rm.pdf ）
PARAMETER BANDRATE = 9600, DT = INTEGER, VALUES = (110= 110 , 300= 300 , 1200= 1200 , 2400= 2400 , 4800= 4800 , 9600= 9600 , 19200= 19200 , 38400= 38400 , 57600= 57600 , 115200= 115200 , 128000= 128000 , 230400= 230400 , 460800= 460800 , 921600= 921600 )
PARAMETER CLOCK_FREQUENCY = 500000000,DT = INTEGER
保存后刷新，此后如果需要改变UART波特率设置，可在XPS的Bus Interface选项卡中双击fsl_uart_0项，在弹出的IP配置对话框中，点击baudrate项右侧的下拉列表，选择所需的波特率，如图6.4. 9所示。
图6.4. 8
图6.4. 9
