本章对XtremeDSP数字信号处理（DSP）组件DSP48 Slice（块）进行了介绍。DSP48 Slice可以高效地执行大量的算术功能，包括加法器、减法器、累加器、MAC、乘法多路复用器、计算器、除法器、平方根函数和移位器。DSP Tile中任选的流水线长度（级数）确保了高性能算法功能的实现。DSP48 Column的结构及相关布线在DSP Tile间实现了快速的数据传输，并减少了到FPGA结构的布线阻塞。
XtremeDSP最基本的组件就是硬核乘加器，其模块如图7-13所示，它使得Virtex5/ Virtex4/Sparten3系列FPGA可以为高性能的数字信号处理提供理想的解决方案，达到传统上由ASIC或ASSP完成的高性能信号处理能力。DSP48 Slice最初是随着Virtex-4 FPGA的发布而推出的，它具有“面向应用的组合模块”（ASMBL）架构，能提供Virtex DSP器件中的DSP功能。每个XtremeDSP Tile都包含两个DSP48 Slice，构成了一个通用粗粒度DSP架构的基础。
这种DSP48 Slice支持许多独立功能，包括：乘法器、MAC、乘法器带加法器、3输入加法器、桶式移位器、宽总线多路复用器、量级比较器或宽计数器。这种架构也支持将多个 DSP48 Slice连在一起形成宽数学函数、DSP过滤器和复杂算术函数，而无需使用总体FPGA 架构，从而降低了功耗，同时达到高的性能和芯片使用率。
图6-13 ilinx XtremeDSP模块结构
DSP48模块是一个18×18位二进制补码乘法器，跟随一个48位符号扩展的加法器/减法器/累加器，适应DSP应用中的众多功能。它提高了操作数输入、中间积和累加器输出的可编程流水线操作，以及48位内部总线等的吞吐量和适应性，无需一般的结构布线就可以实现前一个DSP48的输出与后一个 DSP48输入的级联，增强了它的功能。
采用数字技术对复杂算法进行硬件实现时，首先遇到的问题是没有预先规定的结构，因此需要首先对算法建模和仿真进行优化。与基于RTL针对结构清晰的设计方法不同，算法设计把焦点从针对结构的细节转移到对设计的整体要求和行为，在最高的算法层次上考虑如何进行设计，对系统的行为描述定义了设计要执行的算法，不涉及或很少涉及实现细节，因此行为描述比RTL描述要简洁的多。
