适合中国3G TD-SCDMA标准的数字前端解决方案

2008-05-27 20:50:46 来源：电子系统设计

关键字： 3G TD-SCDMA标准 数字前端解决方案 FPGA

DDC的情况与此类似。图6是六通道单天线设计的例子，而图7是其三通道的变型。对于DDC，使用标准的Simulink Terminator模块终止未使用的输出，并将未使用的控制端口固定为定值，就可以将未使用的通道优化掉。对于DUC，只需要简单地复制单天线设计，就可以支持多个天线。

前面假设9.6MHz的调谐范围是足够的，对于需要大于9.6MHz调谐范围的应用，可以通过级联两个同样DUC或DDC模块的方式扩展调谐范围，例如，调整到15MHz的范围。
3GPP兼容性测试和性能验证

    如上所述，TD-SCDMA DFE库模块组中的IP模块设计满足TS25.105中的3GPP要求。因此，可以确保对于任何基于该IP库的系统都可以满足相关的3GPP要求，如频谱屏蔽和邻近信道泄露比(ACLR)，并且有足够的余量来弥补模拟器件的失真效应。

    表1给出了与3GPP要求相关的性能总结，包括每个参数提供的余量。针对DUC和DDC功能的3GPP兼容性测试以MatLab脚本的方式实现，脚本使用了硬件协同仿真(运行在Nallatech V4 XtremeDSP套件之上)。表1给出的性能数据就是由这些测试给出的。图8至图10显示出Matlab测试脚本得到的一些测试图，包括DUC频谱屏蔽、DDS性能以及DDC邻近信道选择性和阻塞测试。

表1：3GPP兼容性测试结果。

    采用运行全速12通道设计的V4 XtremeDSP套件还进行了进一步的实际测试。利用V4开发板上的14位数模转换器生成19.2MHz的IF输出信号。DAC输出被馈送到安捷伦(Agilent)频谱分析仪中，如图11所示。

    如图12所示，这一12通道设计带有一个图形用户界面(GUI)。该界面能够支持多种功能。例如，DUC输出可以通过DAC-ADC路径或内部反馈到DDC，经过下转换并显示在某个图形用户界面窗口中。

表2：一个18通道DFE解决方案的资源利用率。

    实施结果

    综上所述，利用TD-SCDMA DFE IP库可以实现和配置从单载波、单天线，直到六载波、多天线的各种不同DFE配置，唯一的限制就是可用的FPGA资源。表2和表3分别给出了实现一个六载波、三天线配置的半区方案，和一个三载波、四天线配置的半区方案所需要的FPGA资源。换句话说，两种情况下实现全区设计也只需要两片SX25器件。两个例子的中频带宽为9.6MHz。

表3：12通道解决方案的资源利用率。

    结论

    由于TD-SCDMA标准的波束成形(beam forming)要求，因此基站需要大量上变频/下变频(DUC/DDC)通道。本文表明利用赛灵思V4 SX FPGA和赛灵思TD-SCDMA DFE库可以实现高效快速的符合3GPP标准的TD-SCDMA数字前端(DFE)解决方案，从而使设备供应商能够集中更多精力来实现产品差异化并加快产品的上市时间。

分页： 1    2