８．２发射极接地型开关电路的设计
上面图８．５所示电路的设计指标如下。输入采用０Ｖ／＋５Ｖ的４０００Ｂ系列ＣＭＯＳ逻辑电路的信号，接通／断开５ｍＡ的负载电流（＋５Ｖ电源上连接RＬ＝１ｋΩ）。
８．２．１开关晶体管的选择
由于负载电流（集电极电流）的指标是５ｍＡ，所以晶体管集电极电流IＣ的最大额定值必须大于５ｍＡ。当晶体管处于截止状态时，连接负的电源的电压（这里是＋５Ｖ）加在集电极发射极之间和集电极基极之间。因此应选择集电极发射极间和集电极基极间电压最大额定值VCEO、VCBO大于连接负载的电源电压的晶体管。
这里按照VCEO＞＋５Ｖ，VCBO＞＋５Ｖ，Ｃ＞５ｍＡ的条件，选择２ＳＣ２４５８（东芝）。表８．１是２ＳＣ２４５８器件的特性。
顺便指出，使用ＰＮＰ晶体管时的电路就变成图８．７那样。当然使用时并不介意选择ＮＰＮ晶体管还是ＰＮＰ晶体管。
图８．５的电路已经在集电极与＋５Ｖ电源间连接了负载（RL＝１ｋΩ），所以是根据这个电源电压和负载电流来决定晶体管的。在开路集电极的场合选择的方法也完全相同。由外部负载连接的电源电压和从输出端（集电极）吸入或流出的最大负载电流共同选择晶体管。
８．２．２当需要大的负载电流时
发射极接地型开关电路的负载电流就是集电极电流，所以必须能够从输入端提供大于１／hFE的基极电流。对于图８．５的电路由于负载电流小，只有５ｍＡ，所以没有什么问题。但是当负载电流达数百毫安以上时驱动基极的电路（接续输入端的电路）就有可能无法提供足够的基极电流。
在这种情况下，需要采用称为“ 超
晶体管”的hFE非常大的晶体管（例如２ＳＣ３１１３（东芝）的hFE可达到６００～３６００），或者如图８．８所示将两个晶体管达林顿连接。
如图８．８所示，采用达林顿连接时Ｔｒ１的发射极电流全部变成Ｔｒ２的基极电流，所以总的hFE是各自晶体管的hFE之积（hFE1·hFE2）。
例如，如果hＦＥ1＝hＦＥ2＝１００，那么总的hＦＥ就是１００００，用１ｍＡ的基极电流就能够开关１０Ａ的集电极电流。但是在计算达林顿连接电路的基极电流时需要注意的是，当晶体管导通时基极发射极之间的电压降是１．２～１．４Ｖ（两个VＢＥ）。
图８．９是一例采用达林顿连接的开关电路，是一个电灯开关电路。由于晶体管是达林顿连接，所以可以用０．５ｍＡ的基极电流开关０．９Ａ的负载。在设计大负载电流的电路时，还需要注意晶体管的集电极发射极间饱和电压VＣＥ（sat）。尽管晶体管处于导通状态时的集电极发射极间电阻值非常小，但还不是零，所以当集电极电流流过时会产生电压降。这就是集电极饱和电压VＣＥ（sat）ｓａｔ是ｓａｔｕｒａｔｉｏｎ的简写）。
图８．１０是２ＳＣ２４５８的集电极流过１００ｍＡ的负载电流时的开关电路。照片８．４是给这个电路输入１ｋＨｚ，０Ｖ／＋５Ｖ控制信号时的集电极波形
。这个电路中，VＣＥ（sat）＝０．１６Ｖ。晶体管处于导通状态时的功率损耗是VＣＥ（sat)与集电极电流之积，它们全部变成热损耗。所以当负载电流大时，必须注意晶体管的发热问题。
另外如图８．９所示，当发射极接地型开关电路中采用达林顿连接时，Ｔｒ２的集电极发射极间电压并不是VＣＥ（sat)而是Ｔｒ２的VＢＥ（＝０．６～０．７Ｖ）。这是因为Ｔｒ２的集电极电位如果不是与Ｔｒ１的发射极电位（＝Ｔｒ２的基极电位）同电位，那么Ｔｒ１的基极集电极间的PＮ结将处于导通状态。因此，采用达林顿连接处理大电流时，特别要注意晶体管的热损耗问题（０．６～０．７Ｖ×集电极电流＝热损耗）。
８．２．３确定偏置电路R1、R2
如果能使基极电流达到集电极电流的１／hFE倍，晶体管将处于导通状态。考虑到hFE的分散性或者基极电流受温度影响而变化等因素（因为VBE具有温度特性，所以基极电流也随温度变化），应该使流过的基极电流稍大些。这叫做过驱动，通常设定为按所使用晶体管hFE的最低值计算得到的基极电流的１．５～２倍以上。
由表８．１得知２ＳＣ２４５８的hFE最低值是７０，图８．５中电路的负载电流为５ｍＡ，所以可以设定流过的基极电流大于０．１ｍＡ（（５ｍＡ／７０）×１．５）～０．１４ｍＡ（（５ｍＡ／７０）×２）。
如图８．１１所示，由于基极电位是＋０．６Ｖ，所以输入信号为＋５Ｖ时R1上产生的电压降为４．４Ｖ（但是要注意，达林顿连接时基极电位为＋１．２Ｖ）。
按照上述条件，为使晶体管处于导通状态要求流过的基极电流为０．２ｍＡ，所以R1＝２２ｋΩ（＝４．４Ｖ／０．２ｍＡ）（但是忽略了流过R2的电流）。
R2是输入端开路时确保晶体管处于截止状态的电阻。如果R2过大，将容易受噪声的干扰，过小则在晶体管处于导通状态时会有无用电流流过R2。这里设定R2＝２２ｋΩ（与R1值相同）。
最近，已经有些厂家产生出如图８．１２所示那样内藏有偏置电阻的晶体管产品。R1、R２电阻也有各种取值。如果使用内藏电阻的晶体管将会减少电路的元件数目，这对于开关电路是很方便的。
８．２．４开关速度慢———ｓ量级
照片8．５是给图８．５的电路输入１００ｋＨｚ、０Ｖ／＋５Ｖ方波时的输入输出波形。当输入信号
从０变化到＋５Ｖ时，晶体管立即由截止状态变化到导通状态，输出信号
也立即响应，从＋５Ｖ变化到０Ｖ。但是，当从＋５Ｖ变化到０Ｖ时，晶体管从导通状态变化到截止状态时却花费时间，从Ｖ变化到＋５Ｖ时间滞后了
。
晶体管处于导通状态时有基极电流流过，所以在基区内积累有电子。因此，在这种状态下即使输入信号变成了０Ｖ，基区中的电子并不能立即消失（电荷存储效应）。而且在基极限流电阻R1的作用下，也不可能立即从基区取出全部电子，这就是造成时间滞后的原因。在开关调节器之类使负载高速开关的应用电路中，这种时间滞后是很不利的。
