８．３如何提高开关速度
使用晶体管开关时，上述图８．５电路的开关速度往往不能满足要求。许多应用需要高的开关速度。这里就提高速度的基本技术进行实验。
８．３．１使用加速电容
图８．１３是给基极限流电阻R1并联小容量电容器的电路。这样，当输入信号上升、下降时能够使R1电阻瞬间被旁路并提供基极电流，所以在晶体管由导通状态变化到截止状态时能够迅速从基区取出电子（因为R1被旁路），消除开关的时间滞后。这个电容器的作用是提高开关速度， 所以称为加速电容。
照片８．６是给图８．１３的电路输入１００ｋＨｚ、０Ｖ／＋５Ｖ方波时的输入输出波形。可以看出由于加速电容的作用，已经看不到照片８．５中的时间滞后。照片８．６中还看得不很清楚，实际上晶体管由截止状态到导通状态的时间也缩短了。由于所使用的晶体管以及基极电流、集电极电流值等因素，加速电容的最佳值是各不相同的。因此，加速电容的值要通过观测实际电路的开关波形决定。
对一般的晶体管来说，容量约为数十皮法至数百皮法。
８．３．２肖特基箍位
提高晶体管开关速度的另一个方法是利用肖特基二极管箍位。这种方法是７４ＬＳ、７４ＡＬＳ、７４ＡＳ等典型的数字ＩＣＴＴＬ的内部电路中所采用的技术。
图８．１４是对图８．５的电路进行肖特基箍位的电路。所谓肖特基箍位在基极集电极之间接入肖特基二极管。这种二极管不是ＰＮ结，而是由金属与半导体接触形成具有整流作用的二极管，其特点是开关速度快，正向电压降VF比硅ＰＮ结小，准确地说叫做肖特基势垒二极管。
这里的肖特基二极管采用１ＳＳ２８６（日立）。
照片８．７是给图８．１４的电路输入１００ｋＨｚ、０Ｖ／＋５Ｖ方波时的输入输出波形。可以看出其效果与接入加速电容（参见照片８．６）时相同，晶体管从导通状态变化到截止状态时没有看到时间滞后。
图８．１５是图８．１４的电路中晶体管处于导通状态（输出为０Ｖ）时的动作。如图８．１６所示，肖特基二极管的正向电压降VF比晶体管的VBE小（图８．１４电路中的VF≈０．３Ｖ），所以本来应该流过晶体管的大部分基极电流现在通过Ｄ1被旁路掉了。这时流过晶体管的基极电流非常小，所以可以认为这时晶体管的导通状态很接近截止状态。
因此，如照片８．７所示从导通状态变化到截止状态时的时间滞后非常小（基极电流小，所以电荷存储效应的影响小）。照片８．７中，输出波形由０Ｖ变化到＋５Ｖ时之所以波形上升沿不很陡，是由于R1与晶体管密勒效应构成低通滤波器的影响，与电荷存储效应没有关系。
８．３． ３如何提高输出波形的上升速度
照片８．８是图８．１４所示的电路中R1＝１ｋΩ 时的开关波形（输入信号是１００ｋＨｚ、０Ｖ／＋５Ｖ的方波）。可以看出当R1小时由于低通滤波器的截止频率升高，所以输出波形从０Ｖ变化到＋５Ｖ时的上升速度加快了。
加速电容是一种与减小R1值等效的提高开关速度的方法（减小R1值，也会加快输出波形的上升速度）。肖特基箍位可以看作是改变晶体管的工作点，减小电荷存储效应影响，提高开关速度的方法。
由于肖特基箍位电路不像接入加速电容那样会降低电路的输入阻抗，所以当驱动开关电路的前级电路的驱动能力较低时，采用这种方法很有效。
在设计这种电路时需要注意肖特基二极管的反向电压V R的最大额定值。肖特基二极管中某些器件的V R最大额定值非常低（高频电路中应用的某些器件仅为３Ｖ）。图８．１４的电路中因为晶体管截止时电源电压原封不动地加在Ｄ1上，所以必须使用V R的最大额定值大于５Ｖ的器件（１ＳＳ２８６是２５Ｖ）。
