新一代基站设施成FPGA与DSP竞争焦点

推荐给好友

打印

加入收藏

更新于2008-07-01 03:56:33

FPGA DSP 无线应用 宽带应用

        无线应用转向LTE、WiMAX和HSPA/HSPA+等宽带应用，以及最新无线标准要求的多载波技术对基站芯片带来性能、成本和功耗上的挑战。DSP和FPGA厂商纷纷在工艺技术和架构上进行创新以应对挑战，新一代基站设施成为二者竞争的焦点，同时Femtocell的发展潜力也吸引了FPGA和DSP厂商。

        飞思卡尔是第一个向市场推出商用四核心DSP的厂商。飞思卡尔现在在市场上主推的产品是第二代四核DSP产品8144，该产品集成了4个频率为1GHz的DSP内核。飞思卡尔网络部亚太区业务拓展副总监曲大健介绍说：“飞思卡尔的4核心DSP拥有相当高的处理速度，每块能承担更多的处理任务，并且该产品拥有大量的片上内存，支持包括串行高速总线(sRIO)在内的众多接口，使用非常方便。”

         德州仪器DSP系统通信基础设施业务部全球市场总监Ramesh Kumar表示，TI TCI6487多核DSP具备片上加速器，无需FPGA或微处理器就能支持GSM-EDGE、HSPA、HSPA+、TD-SCDMA以及LTE应用，可帮助基站厂商开发高密度、有成本效益的基带平台，还可以通过软件升级来增添新的特点。

Ramesh Kumar：TI TCI6487多核DSP具备片上加速器，无需FPGA或微处理器就能支持多种最新标准。

         针对多核DSP的优势，IEEE高级会员，赛灵思公司无线基础设施垂直市场系统架构师温得敏博士表示：“与单核DSP比较时，多核DSP的确提供了成本与功耗方面的优化。但多核DSP执行DSP算法的复杂性要比单核提升很多，因此FPGA的机会很多。”从系统角度来看，设计人员需要考虑多核DSP的架构，然后仔细规划如何把多核特点用于数据处理。为此，多核DSP厂商恐怕需要在客户那里投入诸多的人力和时间，以帮助客户优化他们的参考设计。

温得敏：多核DSP执行DSP算法的复杂性要比单核提升很多，因此FPGA的机会很多。

        为了突破DSP算法在处理乘法运算时的性能瓶颈，DSP厂商通过多核DSP来提高GMACs。与多核DSP相比，单片FPGA是否能够提供更多的GMACs用于执行无线DSP算法呢？温得敏以四个多核DSP为例做出比较，其中每个DSP含有四个频率为300MHz的8122 Starcore内核，运算性能可以达到19.2GMACs；而单片具有640个专用DSP48E MAC内核的V5SX95T，工作在300MHz可以实现192GMACs的性能。

       除此之外，节省PCB空间、可靠性和可升级能力也是FPGA的有利条件。Altera通讯部门资深总监Arun Iyengar指出，DSP功能固定，要提高某一芯片的性能，不得不在电路板上增加其它芯片，不但增加了成本和体积，而且也增大了功耗和设计复杂度。对于相同的引脚布局，Altera FPGA的密度和存储器可以在10倍范围内扩展。这一可扩展性使客户可以为基站配置最适合的器件，不需要不断增加每块电路板上的芯片数量，保持了在各类基站(宏基站、微基站、微微基站等)上的灵活性。这种方法可以使设计方案重复使用，帮助基站客户有效地使用其综合开发预算。

         Iyengar进一步指出，现在的基站市场需要多标准、多模式MIMO支持。向MIMO的发展趋势也提高了RF-BB接口的带宽，例如，CPRI/OBSAI线性速率达到6.0G。多核DSP SoC还不能支持针对各种标准或者新接口线性速率的所有硬件加速引擎。FPGA是一种性价比很高的通用架构，能够完成各种各样的加速功能，例如Turbo解码、HSPA码片速率处理、FFT OFDM内核、MIMO QRD分解、IDFT和用于RACH检测的24k-FFT等大规模FFT。在接口侧，Altera FPGA已经准备好为CPRI和OBSAI提供6.0G支持。