台积电40nm制程工艺延期 可能波及FPGA/CPLD

2008-07-07 20:38:52 来源：与非网

关键字： 台积电 40nm 制程工艺 FPGA CPLD

        今天我们从inquirer网站了解到，台积电（TSMC）将会推迟采用40nm制程工艺。据了解，台积电本打算今年就开始采用40nm制程工艺，不过由于某种原因，台积电40nm制程工艺已经被推迟到了明年二月份或者三月份。

        台积电40nm制程工艺延期的影响可谓深远，首当其冲的将会是全球一流FPGA、CPLD和ASIC半导体生产商Altera，该公司本打算今年就开始采用40nm制程工艺，不过计划赶不上变化，Altera的40nm梦不得不搁浅一段时间了。

       NVIDIA也会受到影响。根据NVIDIA的工程发展图，NVIDIA下一代芯片将会于9月份tape out，不过由于NVIDIA芯片目前采用55nm制程，所以受到的影响不会很大。ATI则不同，由于ATI当前芯片采用的是55nm制程，所以下一代RV870很可能会采用40nm，如果真的是这样的话，ATI受到的影响可就到了。