基于FPGA的低成本虚拟测试系统实现

2008-11-10 20:54:40 来源：作者：吴浩，胡方明，任爱锋 西安电子科技大学

关键字： FPGA 低成本 虚拟测试系统 DDS

 

2.3高速逻辑分析仪及存储示波器设计

         高速逻辑分析仪的采样率为150 MHz，对于16路采样来说，数据量达到150 M×16 bit。采用两片10 ns级的256 K×16 bit RAM扩展数据位，实现降速存储。位数扩展1倍，存储速率降低1倍，对于75 MHz的存储速度，选用Cypress公司的CY7C-1041-8ns。RAM数据地址线和逻辑分析仪比较器接口与FPGA相连，RAM接口和存储示波器相复用。

        虚拟存储示波器的设计采用前端调理和高速A／D采样器件TLC5540实现。图4为示波器前端调理电路，包括箝位电路、放大衰减网络和功率放大3部分。箝位电路主要是将输入电压箝位于后端A／D的输入范围，防止电路损坏。通过示波器观察箝位波形，打开衰减网络，反之，信号过小，打开放大网络以实现高幅值带宽。功率放大电路的目的在于提高信号的驱动能力和测量精度。

3  板卡逻辑设计

3.1 控制逻辑实现

          SOPC(System on Programmable Chip)技术是Altera公司于2000年最早提出的，提供了使用大规模可编程器件FPGA实现SOC功能。SOPC的引进对仅为小批量应用或处于开发阶段SOC带来有效解决方法。配合Altera公司提供的NIOS II软核处理器生成高效的SOPC系统从而实现板卡控制设计，简化了数据通讯和模块间的协调。图5详细介绍了SOPC系统组成。

         由图中可以看出，Avalon总线是整个系统的桥梁。Avalon接口规范是为可编程片上系统SOPC环境下外设的开发而设计的，为外设的设计者提供表述主外设和从外设中基于地址读／写接口的基础，是SOPC硬件系统的重要部分。

分页： 1    2    3