用 Virtex-5 FXT 器件实现下一代无线标准
LTE 基带参考设计
LTE 需要若干新版或修订版 Xilinx LogiCORE 解决方案才能满足新标准的要求。例如，Turbo 编码器使用针对 LTE 的交织器；IFFT 需要插入可变长度的循环前缀；而 Turbo 解码器则需要远远高于以前各 3GPP 标准的吞吐量。
这些模块的分别验证提出了诸多难题。首先，LTE 标准仍在变化而且尚未获得批准。其次，OFDM 符号的大小（可能需要 2,048 个输入点）以及所需子帧和 Turbo 解码器迭代的长度意味着即使验证一个被解码传输块的行为也需要大量仿真循环。这样就会限制可以在仿真中获得的测试覆盖率。最后，仅仅对模块进行单元测试无法检测系统的宏观行为（如传输块误码率）或鉴定模块是否具有兼容接口。
为了解决这些问题，设计小组决定实现一个可以用视频流等真实数据源对新型 LTE LogiCORE IP 进行系统级鉴定的 LTE 参考系统设计。
因为参考系统的主要目的是鉴定新型 IP LogiCORE 解决方案，所以我们希望尽量减少参考设计的附加设计工作量。同时还希望尽量减少系统集成和工具问题，并且尽可能使用现成的电路板和 IP 模块。
以前的符合 3GPP 标准 WCDMA 版本 6 的参考系统使用了独立的 DSP微处理器电路板与 FPGA 电路板相结合。这意味着软硬件设计需要使用不同的工具流程，还要加上为把主要电路板连接到一起而设计内插板的开销。
对于 LTE 基带参考设计，我们选择通过提前使用 Xilinx Virtex-5 FXT 器件芯片来避免这些问题。FXT 器件在单芯片上集成 PowerPC 440 微处理器、DSP 增强型 FPGA 架构和高速 GTX 片外通信模块。这一决定极大地减少了系统集成问题（因为所有关键组件都在一个芯片上），并且让我们能使用标准的客户设计电路板 ML507。
另外，该设计还简化了我们的工具流程。系统的顶层是在 Xilinx Platform Studio (XPS) 中集成的，这样便可以将大量经过预验证的模块从 Xilinx 嵌入式开发套件 (EDK) 吸收到系统中。XPS 是用来纳入需要鉴定的各种 LogiCORE 系统的框架，另外还有在 VHDL 与 Xilinx System Generator（用于设计的 DSP 部分）的组合中实现的其他模块。
在 Virtex-5 FXT FPGA 上实现
图 3 所示为 LTE 基带参考设计的顶层框图。所示系统由两块 ML507 组成，这两块电路板用作千兆位以太网与 LTE 协议堆栈之间的 IP 包桥接器。
该参考应用是使用开放源代码 VideoLan 服务器的视频流传输。VideoLAN 服务器在发射器 PC 上运行，发射器 PC 通过千兆位以太网链路向系统传送信号。视频由接收 PC 上的 VideoLAN 客户端接收。PC 上还运行一个控制 GUI，用来设置供远程修改和监测的 LTE 模块。
视频包通过 LTE 软件驱动器传入前面讲述的 LTE 下行链路传输模块。然后，LTE 下行链路输出的 I/Q 数据通过 Aurora 链路发出。当初选择了 Aurora 而未选择 CPRI/OBSAI 协议等专用基站标准，因为 Aurora 是最早可用于 FXT 器件的协议。
I/Q 数据在 ML507 接收电路板上接收之后传入 LTE 下行接收链。视频包经过与发射处理相反顺序的处理和传递，最终送到接收 PC 上的 VideoLAN 客户端。
图 3 加了色标，以突出显示 FXT 器件不同功能的使用情况。PowerPC 440 上所运行系统的软件元素标为深蓝色。构成 LTE 下行链路发射与接收处理的 DSP 功能是橙色；而高速 I/O 模块是浅蓝色。新版或修订版 LogiCORE 解决方案显示为黄色。
我们发现可以在一个 FX70T 器件上实现发射和接收两种功能；所以，通过在 Aurora 链路上环回数据，用一块 ML507 即可实现系统。
最终演示系统
图 4 所示为最终演示系统在工作中的屏幕截图。图中显示了发射视频流，同时也显示了两个不同 LTE 移动用户在视频包经多噪声信道传输之后接收到的视频流。控制 GUI 可用来改变信道噪声以及各用户的调制和编码速率参数设置。Turbo 解码使用的迭代数也可以变化。
通过此演示，可以观察 LogiCORE 解决方案在使用真实数据的系统中的表现。对于图 4 所示视频流，我们为两个用户使用了同样的调制制式 (QPSK)。不过，我们开始为用户 1 提高数据编码速率，从而减少数据中的冗余。
当编码速率超过 0.8 时，我们越过了门限，开始看到在这一 SNR 值下解码视频流中出现了大量误码。这些误码表现为解码视频流中的伪像。在实际基站中，LTE 协议堆栈中的较高层会重新发射该视频包的额外冗余数据。为了尽量提高信道的使用效率，基站必须在重新发射的成本与降低总体数据编码速率的益处之间进行权衡，还必须尝试尽量缩短系统中的延迟。这些都会反映到 LTE 协议中的较高层所使用的服务质量 (QoS) 参数中。
结论
Xilinx Virtex-5 FXT 器件提供了处理器子系统、DSP 功能型 FPGA 架构和高速通信的紧密耦合集成。如此高的集成度允许使用标准硬件电路板将 LTE 基带参考系统的软硬件元素都集成到一个 Xilinx FX70T 器件上。
通过使用 EDK 工具套件中提供的模块尽量提高 IP 再用率，以及使用 Xilinx Platform Studio 作为单一集成框架，设计小组可以集中精力开发 LTE 下行链路设计的新型器件。这样就可以迅速完成开发，并且跟踪 LTE 标准在趋近批准时的变化。
