FPGA芯片的节能设计技术

推荐给好友

打印

加入收藏

更新于2009-01-15 16:14:57

FPGA

一、引言

        功耗预算越来越显得紧迫且在设计周期的早期阶段中愈值得注意, 电池供电、手持、医学及网络等应用是尤为明显的功率敏感系统。本义分成五章。第一章介绍及分析了公用的用于建立静态及动态功耗的原理性的模型, 该分析论证和说明了理论与实际量度硅片的功耗之问的差异。第二章介绍了在系统级设计时减少功耗的经验, 分析了不同减少的功耗总量的构想。第三章阐述了对功耗及时序的预算有直接影响的级设计规则。第四章介绍了其他功率驱动的尺选项。最后一章是本文的总结, 并且介绍当前正在进行的研究和工作。

1.功率模型

        芯片功率公共的组成部分的技术文献主要包括阵列、漏电流, 动态功耗等方面。阵列漏电流和动态功耗变化很大, 稍后我们会进行详细介绍。当我们从事功率敏感应用设计时, 在整个功率研究过程中的不同的部分我们需要有不同的功率模型。除了常规操作模式, 另外还有两种被称为备用功率状态的模式, 也通常被称为静态及节电模式。在静态模式, 输入管脚保持一个稳定值从而可以估算整个芯片的总电流。在节电模式下, 芯片提供一个特定的管脚关断芯片内部的逻辑电路如电荷泵充电和放大器, 但内部寄存器的数据会因此丢失。当芯片被强制进人这种模式时, 整个芯片的待命电流是可以估算的。

                                                                                                                  详情点击下载>>