MPEG-2视频系统纠错编解码的FPGA实现

推荐给好友

打印

加入收藏

更新于2009-03-10 18:02:32

MPEG-2 EDA VHDL

摘　要:针对MPEG-2传输流,提出了在通信信道传输时结合交织的纠错编解码方案,并完成硬件实现。纠错编码部分包括RS码、卷积交织和增信删余卷积码,采用硬件描述语言VHDL作设计输入,使用现场可编程门阵列FPGA实现。纠错解码部分主要采用专用解码芯片实现。结合了纠错技术的MPEG-2视频系统使传输误码率从10^-2～10^-3降低到10^-7～10^-8,该系统已经应用于实时监控中,性能良好。

关键词:MPEG-2;RS码;卷积交织;硬件描述语言;现场可编程门阵列

1　引言 在实际信道上传输数字视频信号时,由于信道传输特性不理想及加性噪声的影响,接收端所收到的数字信号不可避免地会发生错误,为了提高传输的可靠性,需要对数字视频信号进行纠错编码。纠错编码能纠正信道中发生的随机离散错误,但却无法纠正由脉冲干扰和信道衰落等引起的突发错误,通常的做法是采取纠错编码结合交织技术的方法来对付突发错误,本系统就采用了RS加卷积级联的前向纠错方案。

        随着EDA技术与IC技术的快速发展,复杂电路系统的设计难度大为降低,其中VHDL和FPGA受到了广大电路系统设计者的宠爱。运用FPGA来实现电路设计具有设计灵活、性能可靠、成本低和集成度高等优点。而采用VHDL进行设计输入,可有效降低设计FPGA的难度,缩短系统的设计和调试周期。本系统的设计使用了Xilinx公司的FoundationSeries开发工具和SpartanII系列器件FPGAXC2S50-5TQ144和PROMXC17S50A。

详情点击下载>>