基于可重构FPGA技术的自适应FIR滤波器的实现
【摘要】 有限冲激响应(FIR)滤波器设计遇到的难题是滤波要进行大量乘法运算，即使是在全 定制的专用集成电路中也会导致过大的面积与功耗。对于用硬件实现系数是常量的专用滤波器，可以通过分解系数变为应用加、减和移位而实现乘法。FIR滤波器的复杂性主要由用于系数乘法的加法 器／减法器的数量决定。而对于自适应FIR滤波器，大多数场合下可用数字信号处理器(DSP)或CPU 通过软件编程的方法来实现，但是对于要求高速运算的场合，VLSI实现是很好的选择。基于这一考虑，可以用符号数的正则表示(CSD)码表示系数，再利用可重构现场可编程门阵列(FPGA)技术实现。 可重构结构的应用，能保证系统的其余部分同时处于运行状态时实现FIR滤波器系数的更新，文中利用CSD码和可重构思想，提出了用FPGA实现自适应FIR滤波器的一种方案。
关键词：自适应FIR数字滤波器，现场可编程门阵列(FPGA)，可重构技术
引言
有限冲激响应(FIR)滤波器在数字信号处理中有着广泛的应用。常系数FIR滤波器仅有一个固定的系数集，而传统的设计FIR滤波器方法就是滤波器在整 个生命周期中这些系数是不变的。然而，在某些应用中，FIR滤波器的系数必须随着条件变化到预先未知的值，这就是自适应滤波。大多数场合下，自适应FIR 滤波器可用数字信号处理器(DSP)或CPU通过软件编程的方法来实现，但是对于要求高速运算的场合， VLSI实现是很好的选择。特别是近年来现场可编程门阵列(FPGA)的高速发展，使得实现高性能、低成本DSP成为可能。
实时可重构技术的适应特性，结合常系数结构滤 波的面积与速度的优势，使得实现高效的自适应FIR 滤波器成为可能。
本文提出了一种基于可重构FPGA技术实现自适 应FIR滤波器的方法。
详情点击下载>>
关键词：自适应FIR数字滤波器，现场可编程门阵列(FPGA)，可重构技术
引言
有限冲激响应(FIR)滤波器在数字信号处理中有着广泛的应用。常系数FIR滤波器仅有一个固定的系数集，而传统的设计FIR滤波器方法就是滤波器在整 个生命周期中这些系数是不变的。然而，在某些应用中，FIR滤波器的系数必须随着条件变化到预先未知的值，这就是自适应滤波。大多数场合下，自适应FIR 滤波器可用数字信号处理器(DSP)或CPU通过软件编程的方法来实现，但是对于要求高速运算的场合， VLSI实现是很好的选择。特别是近年来现场可编程门阵列(FPGA)的高速发展，使得实现高性能、低成本DSP成为可能。
实时可重构技术的适应特性，结合常系数结构滤 波的面积与速度的优势，使得实现高效的自适应FIR 滤波器成为可能。
本文提出了一种基于可重构FPGA技术实现自适 应FIR滤波器的方法。
详情点击下载>>
