ADC前端电路的五个设计步骤
现代通信系统和测试设备常常需要尽快地将模拟信号数字化，以便在数字域中完成信号处理。但是，为模数转换器(ADC)设计变压器前端电路很有挑战性，特别是在高中频(IF)的系统中。
本文总结了5个设计步骤，以帮助开发出最佳的ADC前端。这5个步骤包括：
第一个步骤听起很简单，但很重要，因为仅需知道特殊应用的要求就能减少迭代次数，并一开始就可以选择合适的元件，快速实现想要的性能。应该列出包括每个设计要求的清单，并设定想要的性能指标边界值，这样便能很快选好ADC和变压器。
例如，假设某个应用要求采样率为61.44Msps，以在中心频率为110MHz的20MHz带宽(100~120MHz)上捕获输入信号。高于72dB 的信噪比(SNR)意味着需要使用14b ADC来实现所需的SNR性能。每个通道的功耗都应低于500mW。美国模拟器件公司(ADI)的14b、80Msps AD9246 ADC能满足这些系统级性能要求，它的工作电压为1.8~3.3V，具有宽带宽和功耗低特性。
本例的ADC输入为110MHz IF信号(带宽为20MHz)，采样率为61.44Msps。由于输入信号的带宽比较窄(1个乃奎斯特带宽)，所以这里采用谐振匹配技术。这种匹配技术提供的带宽较窄，但在给定的频率范围内匹配性能非常好。这种技术通常要求在模拟输入上增加额外的电感或铁氧体磁珠，以便去除从ADC输入级看到的寄生电容。如果所感兴趣的IF位于基带(第一个乃奎斯特带宽)上，可以采用简单的RC网络构造低通滤波器。
第二个步骤确定ADC的输入阻抗(图1)。AD9246器件是一个不带缓冲或开关电容型ADC，因此输入阻抗是时变的，随模拟输入的频率而改变。为确定器件的输入阻抗，请参考AD9246的产品数据表。借助产品数据表找到110MHz跟踪模式下测得的阻抗就可以了。在本例中，ADC内部输入负载等效于一个6.9kΩ差分电阻与一个4pF电容的并联。最好与ADC的追踪模式相匹配，因为此时ADC正在采样。
第三个步骤确定ADC的基本性能，以便在设法优化所有设计参数之前，更好地理解ADC是如何工作的。为建立这个基准，采用处于缺省状态下的评估板。产品数据手册上的ADC特性很可能就是以这种方法来确定的。
在第三个步骤中首先收集性能参数，得到72dB的SNR以及82.7dBc的无杂波动态范围(SFDR)。这些值与数据手册的参数很接近。请注意，应该使用高性能信号发生器和滤波器进行特性测量，以便在测试的时候去除任何信号发生器的谐波和杂波成份。
然后去掉滤波器，重新将ADC评估板连接到测试信号发生器。应该重新调节信号发生器的输出电平(在本例中的电平为+14dBm)并记录下来，以收集驱动数目。输入频率的扫频应该具有足够带宽，以观察带宽平滑度的改变，得到-3dB点。在本例子中，前端缺省配置带有简单的RC滤波器，使通带平滑度达到 1.2dB，带宽约100MHz。
采集到该数据后，就可以作决定了。对72dB SNR和83dBc SFDR要求，使用抗混淆滤波器(AAF)对提高防伪波性能及使信号谐波保持在低水平很重要。然而，仍然没有解决输入驱动和通带平滑度问题。缺省评估板上的AAF对感兴趣通带的衰减很快。由于并联电感对感兴趣频率的衰减要小，在通带之外的滚降更好，所以使用一个简单的并联电感会有帮助。对于输入驱动，考虑用1:4变压器使ADC达到全量程，这样将使信号提高+6dB，更进一步降低了输入驱动要求。最后，应该用矢量网络分析仪(VNA)测量输入阻抗和 VSWR。调节到感兴趣频率，观察输入匹配得如何。在本例中，在110MHz下测得35Ω，得到VSWR为1.44:1。
本文总结了5个设计步骤，以帮助开发出最佳的ADC前端。这5个步骤包括：
- 了解系统和设计要求；
- 确定ADC的输入阻抗；
- 确定ADC的基本性能；
- 选择变压器及与负载匹配的无源元件；
- 对设计进行基准测试。
第一个步骤听起很简单，但很重要，因为仅需知道特殊应用的要求就能减少迭代次数，并一开始就可以选择合适的元件，快速实现想要的性能。应该列出包括每个设计要求的清单，并设定想要的性能指标边界值，这样便能很快选好ADC和变压器。
例如，假设某个应用要求采样率为61.44Msps，以在中心频率为110MHz的20MHz带宽(100~120MHz)上捕获输入信号。高于72dB 的信噪比(SNR)意味着需要使用14b ADC来实现所需的SNR性能。每个通道的功耗都应低于500mW。美国模拟器件公司(ADI)的14b、80Msps AD9246 ADC能满足这些系统级性能要求，它的工作电压为1.8~3.3V，具有宽带宽和功耗低特性。
本例的ADC输入为110MHz IF信号(带宽为20MHz)，采样率为61.44Msps。由于输入信号的带宽比较窄(1个乃奎斯特带宽)，所以这里采用谐振匹配技术。这种匹配技术提供的带宽较窄，但在给定的频率范围内匹配性能非常好。这种技术通常要求在模拟输入上增加额外的电感或铁氧体磁珠，以便去除从ADC输入级看到的寄生电容。如果所感兴趣的IF位于基带(第一个乃奎斯特带宽)上，可以采用简单的RC网络构造低通滤波器。
第二个步骤确定ADC的输入阻抗(图1)。AD9246器件是一个不带缓冲或开关电容型ADC，因此输入阻抗是时变的，随模拟输入的频率而改变。为确定器件的输入阻抗，请参考AD9246的产品数据表。借助产品数据表找到110MHz跟踪模式下测得的阻抗就可以了。在本例中，ADC内部输入负载等效于一个6.9kΩ差分电阻与一个4pF电容的并联。最好与ADC的追踪模式相匹配，因为此时ADC正在采样。
 |
| 图1：ADC的内部输入阻抗可以被看作一个电阻和一个电容的并联结构 |
在第三个步骤中首先收集性能参数，得到72dB的SNR以及82.7dBc的无杂波动态范围(SFDR)。这些值与数据手册的参数很接近。请注意，应该使用高性能信号发生器和滤波器进行特性测量，以便在测试的时候去除任何信号发生器的谐波和杂波成份。
然后去掉滤波器，重新将ADC评估板连接到测试信号发生器。应该重新调节信号发生器的输出电平(在本例中的电平为+14dBm)并记录下来，以收集驱动数目。输入频率的扫频应该具有足够带宽，以观察带宽平滑度的改变，得到-3dB点。在本例子中，前端缺省配置带有简单的RC滤波器，使通带平滑度达到 1.2dB，带宽约100MHz。
采集到该数据后，就可以作决定了。对72dB SNR和83dBc SFDR要求，使用抗混淆滤波器(AAF)对提高防伪波性能及使信号谐波保持在低水平很重要。然而，仍然没有解决输入驱动和通带平滑度问题。缺省评估板上的AAF对感兴趣通带的衰减很快。由于并联电感对感兴趣频率的衰减要小，在通带之外的滚降更好，所以使用一个简单的并联电感会有帮助。对于输入驱动，考虑用1:4变压器使ADC达到全量程，这样将使信号提高+6dB，更进一步降低了输入驱动要求。最后，应该用矢量网络分析仪(VNA)测量输入阻抗和 VSWR。调节到感兴趣频率，观察输入匹配得如何。在本例中，在110MHz下测得35Ω，得到VSWR为1.44:1。
