使用可编程多路并行加法器Parallel_add宏功能模块时，可以自由设计输入数据位宽，累加数据个数，定义累加输入数据类型，定义时钟控制端口，增加异步清零端口等，能快速便捷地生成所需的加法器模块。为了实现卷积运算中的加权和运算，宏功能模块生成的3个乘加器，每个乘加器包含3个乘法器和1个加法器，如图4所示。图像数据从dataa依次输入，数据分别与固定的模板系数datab_0，datab_1，datab_2相乘。在该实验中，使用Verilog HDL语言为各datab设值，各值分别对应模板中的权值，并将结果送给加法器完成加法运算。

　　当采用3个这样类似的Altmult_add模块并联时，便可实现Laplacian算子的运算。

　　完成图像卷积后需要对结果进行处理，以防止结果出现负值或超过255范围。使用QuartusⅡ提供的Lpm_abs宏功能模块计算绝对值，可以解决出现负值问题，而对超过255的值则均设定为255。

　　另外，自定义模块如图5所示，将它存于自定义宏功能库中，在以后的设计时，只需修改相关参数即可方便的调用。

　　2．3 实验结果

　　图6(a)为一幅256×256的原始图像，(b)为采用Matlab的Laplacian算子进行滤波的结果，(c)为采用本文设计的Laplacian算子得到的结果。比较图6(b)和(c)可以看出，该硬件算法取得了较好的效果。

　　3 结 语

　　这里利用QuartusⅡ软件提供的宏功能模块，通过配置调用的宏功能模块来实现Laplacian算子，该方法既避免了自己编写大量程序代码的繁琐，又获得较好的实现结果。最后通过与Matlab仿真结果相比较，证明了该设计的有效性。该设计方法方便、快捷，可以推广到其他类型的模板设计中。 （发布者：chiying）