·
与非网首页
·
与非网论坛首页
·
联系我们
·
客户服务
» 您尚未
登录
|
注册
|
全站搜索
| 论坛
帮助
|
推广中心
首页
»
论坛首页
»
板卡
»FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
论坛规则
|
收藏本版
|
我的话题
标题
作者
采购
267
2/27
共27页
|<
<<
1
2
3
4
5
6
7
8
9
10
>>
>|
自定义
-30
-25
-20
-15
-14
-12
-10
-8
-6
-4
-2
0
2
4
6
8
10
12
14
15
20
25
30
评分理由
自定义
--------
广告/SPAM
恶意灌水
违规内容
文不对题
重复发帖
--------
我很赞同
精品文章
原创内容
FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
版主：
兔八哥
Winston
yzm520xx
Walkie
精华主题
conquent
精华：
0
积分：
12
登陆次数：
5
发表主题：
2
注册时间：
2007-12-24
最后登陆：
2008-10-10
状态：
离线
查看详细资料
aaaaaaaaaaaaa
学徒
积分：12
帖子：2
精华：0
登录：5次
性别：未知
来自：未知
注册时间：2007-12-24
最后登录：2008-10-10
我的博客
发短消息
我的相册
当前离线
发表于2007-12-24 15:22
11#
RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
谢谢！好东西，大家分享!
...
回复
链接
编辑
dxzhang
精华：
0
积分：
4
登陆次数：
24
发表主题：
31
注册时间：
2007-12-24
最后登陆：
2008-11-21
状态：
离线
查看详细资料
aaaaaaaaaaaaa
学徒
积分：4
帖子：31
精华：0
登录：24次
性别：未知
来自：未知
注册时间：2007-12-24
最后登录：2008-11-21
我的博客
发短消息
我的相册
当前离线
发表于2007-12-24 16:40
12#
回复:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
原帖由Clark Gable于2007-11-15 21:27发表:
[目录]
时序约束的概念
时序收敛流程
时序收敛流程－代码风格
时序收敛流程－综合技术
时序收敛流程－管脚约束
时序收敛流程－时序约束
时序收敛流程－静态时序分析
时序收敛流程－实现技术
时序收敛流程－FloorPlanner和PACE
[附加约束的基本作用]
提高设计的工作频率
通过附加约束可以控制逻辑的综合、映射、布局和布线，以减小逻辑和布线延时，从而提高工作频率。
获得正确的时序分析报告
FPGA
设计平台包含静态时序分析工具，可以获得映射或布局布线后的时序分析报告，从而对设计的性能做出评估。
静态时序分析工具以约束作为判断时序是否满足设计要求的标准。
指定FPGA引脚位置与电气标准
FPGA
的可编程特性使电路板设计加工和
FPGA
设计可以同时进行，而不必等
FPGA
引脚位置完全确定，从而节省了系统开发时间。
通过约束还可以指定
I/O
引脚所支持的接口标准和其他电气特性。
周期约束
周期约束是一个基本时序和综合约束，它附加在时钟网线上，时序分析工具根据周期约束检查与同步时序约束端口（指有建立、保持时间要求的端口）相连接的所有路径延迟是否满足要求（不包括
PAD
到寄存器的路径）。
周期是时序中最简单也是最重要的含义，其它很多时序概念会因为软件商不同略有差异，而周期的概念却是最通用的，周期的概念是
FPGA/ASIC
时序定义的基础概念。后面要讲到的其它时序约束都是建立在周期约束的基础上的，很多其它时序公式，可以用周期公式推导。
在附加周期约束之前，首先要对电路的时钟周期有一定的估计，不能盲目上。约束过松，性能达不到要求，约束过紧，会大大增加布局布线时间，甚至效果相反。
更多内容请下载附件
．．． ．．．(PPT 77页)
...
回复
链接
编辑
swt1222
精华：
0
积分：
21
登陆次数：
4
发表主题：
2
注册时间：
2007-12-25
最后登陆：
2007-12-28
状态：
离线
查看详细资料
aaaaaaaaaaaaa
学徒
积分：21
帖子：2
精华：0
登录：4次
性别：未知
来自：未知
注册时间：2007-12-25
最后登录：2007-12-28
我的博客
发短消息
我的相册
当前离线
发表于2007-12-25 11:49
13#
RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
分享一下哈，谢谢
...
回复
链接
编辑
gxcr123
精华：
0
积分：
14
登陆次数：
23
发表主题：
21
注册时间：
2007-12-23
最后登陆：
2008-07-31
状态：
离线
查看详细资料
aaaaaaaaaaaaa
学徒
积分：14
帖子：21
精华：0
登录：23次
性别：未知
来自：未知
注册时间：2007-12-23
最后登录：2008-07-31
我的博客
发短消息
我的相册
当前离线
发表于2007-12-26 22:41
14#
RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
谢谢了哦！！！！！！
...
回复
链接
编辑
chengyulan2007
精华：
0
积分：
21
登陆次数：
2
发表主题：
1
注册时间：
2007-12-27
最后登陆：
2007-12-27
状态：
离线
查看详细资料
aaaaaaaaaaaaa
学徒
积分：21
帖子：1
精华：0
登录：2次
性别：未知
来自：未知
注册时间：2007-12-27
最后登录：2007-12-27
我的博客
发短消息
我的相册
当前离线
发表于2007-12-27 20:37
15#
回复:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
原帖由Clark Gable于2007-11-15 21:27发表:
[目录]
时序约束的概念
时序收敛流程
时序收敛流程－代码风格
时序收敛流程－综合技术
时序收敛流程－管脚约束
时序收敛流程－时序约束
时序收敛流程－静态时序分析
时序收敛流程－实现技术
时序收敛流程－FloorPlanner和PACE
[附加约束的基本作用]
提高设计的工作频率
通过附加约束可以控制逻辑的综合、映射、布局和布线，以减小逻辑和布线延时，从而提高工作频率。
获得正确的时序分析报告
FPGA
设计平台包含静态时序分析工具，可以获得映射或布局布线后的时序分析报告，从而对设计的性能做出评估。
静态时序分析工具以约束作为判断时序是否满足设计要求的标准。
指定FPGA引脚位置与电气标准
FPGA
的可编程特性使电路板设计加工和
FPGA
设计可以同时进行，而不必等
FPGA
引脚位置完全确定，从而节省了系统开发时间。
通过约束还可以指定
I/O
引脚所支持的接口标准和其他电气特性。
周期约束
周期约束是一个基本时序和综合约束，它附加在时钟网线上，时序分析工具根据周期约束检查与同步时序约束端口（指有建立、保持时间要求的端口）相连接的所有路径延迟是否满足要求（不包括
PAD
到寄存器的路径）。
周期是时序中最简单也是最重要的含义，其它很多时序概念会因为软件商不同略有差异，而周期的概念却是最通用的，周期的概念是
FPGA/ASIC
时序定义的基础概念。后面要讲到的其它时序约束都是建立在周期约束的基础上的，很多其它时序公式，可以用周期公式推导。
在附加周期约束之前，首先要对电路的时钟周期有一定的估计，不能盲目上。约束过松，性能达不到要求，约束过紧，会大大增加布局布线时间，甚至效果相反。
更多内容请下载附件
．．． ．．．(PPT 77页)
谢谢共享！
...
回复
链接
编辑
goalyoung
精华：
0
积分：
23
登陆次数：
13
发表主题：
15
注册时间：
2007-08-19
最后登陆：
2008-10-09
状态：
离线
查看详细资料
aaaaaaaaaaaaa
学徒
积分：23
帖子：15
精华：0
登录：13次
性别：帅哥
来自：未知
注册时间：2007-08-19
最后登录：2008-10-09
我的博客
发短消息
我的相册
当前离线
发表于2007-12-29 09:52
16#
回复:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
wanted
...
回复
链接
编辑
freeplato
精华：
0
积分：
24
登陆次数：
2
发表主题：
5
注册时间：
2007-12-29
最后登陆：
2008-02-28
状态：
离线
查看详细资料
aaaaaaaaaaaaa
学徒
积分：24
帖子：5
精华：0
登录：2次
性别：未知
来自：未知
注册时间：2007-12-29
最后登录：2008-02-28
我的博客
发短消息
我的相册
当前离线
发表于2007-12-29 15:25
17#
RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
...
回复
链接
编辑
hxxfff
精华：
0
积分：
113
登陆次数：
176
发表主题：
87
注册时间：
2007-11-30
最后登陆：
2008-11-22
状态：
离线
查看详细资料
aaaaaaaaaaaaa
学徒
积分：113
帖子：87
精华：0
登录：176次
性别：帅哥
来自：湖南省长沙市
注册时间：2007-11-30
最后登录：2008-11-22
我的博客
发短消息
我的相册
当前离线
发表于2008-01-04 22:07
18#
RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
春江钓徒
回复
链接
编辑
lightwolf
精华：
0
积分：
45
登陆次数：
66
发表主题：
113
注册时间：
2007-07-04
最后登陆：
2008-07-14
状态：
离线
查看详细资料
aaaaaaaaaaaaa
学徒
积分：45
帖子：113
精华：0
登录：66次
性别：未知
来自：未知
注册时间：2007-07-04
最后登录：2008-07-14
我的博客
发短消息
我的相册
当前离线
发表于2008-01-05 15:59
19#
RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
...
回复
链接
编辑
zffang
精华：
0
积分：
21
登陆次数：
1
发表主题：
1
注册时间：
2008-01-07
最后登陆：
2008-01-07
状态：
离线
查看详细资料
aaaaaaaaaaaaa
学徒
积分：21
帖子：1
精华：0
登录：1次
性别：未知
来自：未知
注册时间：2008-01-07
最后登录：2008-01-07
我的博客
发短消息
我的相册
当前离线
发表于2008-01-07 23:09
20#
RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
hao dong dong. thxs!
...
回复
链接
编辑
267
2/27
共27页
|<
<<
1
2
3
4
5
6
7
8
9
10
>>
>|
您尚未
登录
|
注册
