异步时序逻辑电路

1. 同步时序逻辑电路的特点

各触发器的时钟端全部连接在一起，并接在系 统时钟端；

只有当时钟脉冲到来时，电路的状态才能改变;

改变后的状态将一直保持到下一个时钟脉冲 的到来，此时无论外部输入x有无变化；

状态表中的每个状态都是稳定的。

2. 异步时序逻辑电路的特点

电路中除可以使用带时钟的触发器外，还可以使用不带时钟的触发器和延迟元件作为存储元件；

电路中没有统一的时钟；

电路状态的改变由外部输入的变化直接引起。