State machine design techniques for Verilog and VHDL

精华：

2

积分：

642

等级：

初级助理工程师

登陆次数：

26 

发表帖子：

6 

注册时间：

2007-05-28 

最后登陆：

2008-03-31 

状态：

离线

查看详细资料

精华：

0

积分：

59

等级：

学徒

登陆次数：

9 

发表帖子：

103 

注册时间：

2008-04-17 

最后登陆：

2008-10-31 

状态：

离线

查看详细资料

精华：

0

积分：

7678

等级：

专家

登陆次数：

237 

发表帖子：

2110 

注册时间：

2007-11-19 

最后登陆：

2012-01-11 

状态：

离线

查看详细资料

精华：

2

积分：

1738

等级：

助理研究员

登陆次数：

426 

发表帖子：

979 

注册时间：

2007-12-21 

最后登陆：

2009-04-30 

状态：

离线

查看详细资料