首页>>论坛 >>技术社区 >>OpenHW社区论坛 >>EDK及片上处理器 >>资料共享
|
我要发帖  | 我要投票  | 我要回复  | 收藏
1

使用Xilinx Webpack4.2 ISE 实现CPLD 和FPGA 设计

版主: Jerry Fan  玄剑  jennyzheng  XUPteam 
使用Xilinx Webpack4.2 ISE 实现CPLD 和FPGA 设计
 
用xilinx webpack 4.2 ISE 设计七段译码器的显示
附件:请先登陆查看附件!
 
相关主题
回复 链接 收藏
 
我要发帖  | 我要投票  | 我要回复  | 收藏
1