首页>>论坛 >>技术社区 >>OpenHW社区论坛 >>Coregen及ComplexIP
|
我要发帖  | 我要投票  | 我要回复  | 收藏
1

请问如何设计自己的IP核,使之可以访问到外部内存?

版主: Jerry Fan  Terry_ni  玄剑  XUPteam 
请问如何设计自己的IP核,使之可以访问到外部内存?
 

求助,我正在xilinx开发板上设计自己的IP核,需要访问到DDR内存,是不是可以使用定制外围IP核里面得user logic address range选项,然后把设置相应的地址,使软件和IP核都可以访问到同一个内存地址,万分感谢!!!

 
相关主题
回复 链接 收藏
 
RE:请问如何设计自己的IP核,使之可以访问到外部内存?
 
同问。知道的解答一下啊。
 
回复 链接 收藏
 
RE:请问如何设计自己的IP核,使之可以访问到外部内存?
 
不行的吧。。你可以尝试使用mpmc,给你的IP做一个mpmc的端口。貌似蛮复杂的。
 
Walkie
回复 链接 收藏
 
RE:请问如何设计自己的IP核,使之可以访问到外部内存?
 
user logic address range
使用FPGA内部的RAM的资源。不是外部的。
 
Walkie
回复 链接 收藏
 
回复:请问如何设计自己的IP核,使之可以访问到外部内存?
 
回复第 4 楼 Walkie于2009-12-10 06:44:10发表:
user logic address range
使用FPGA内部的RAM的资源。不是外部的。
 

多谢楼主!我试试看。

 
回复 链接 收藏
 
回复:请问如何设计自己的IP核,使之可以访问到外部内存?
 
回复第 5 楼 hilbertyhb于2009-12-12 12:39:41发表:
回复第 4 楼 Walkie于2009-12-10 06:44:10发表:
user logic address range
使用FPGA内部的RAM的资源。不是外部的。
 

多谢楼主!我试试看。

 

有结果了,再上来交流一下哦

 
Walkie
回复 链接 收藏
 
我要发帖  | 我要投票  | 我要回复  | 收藏
1