当今许多高集成度的嵌入硬件和软件系统具有灵活的信号处理和通信。这些系统中硅密度和算法复杂性有惊人的增长，引起设计和校验成本的上升。
嵌入系统的市场预测发现，大于50%的嵌入系统项目不能按时完成，1/3的项目仅达到50%的性能而失败。图2给出在设计各阶段检测缺陷的典型模式。
即使采用新的校验技术或在传统设计工具和流程中扩展语言也不足以改善开发进程，这些增量的改进不能消除传统流程的问题：如模糊的基于文本的技术要求，人工的实现和后期的测试，这些问题都会产生扩充的错误并危及产品的交货时间。
与传统设计流程对比，采用Simulink的基于模块的设计技术在开发时间、成本和风险等方面有惊人的改善。在应用实时信号处理、通信和控制逻辑的航天、汽车、通讯和半导体工业已经有大量文献资料证明这些好处和优点。
基于模型的设计技术由以下四部分组成：
来自模型的可执行技术条件
由Simulink模块集中的模块作为系统和部件行为的可执行技术要求，代替了传统设计流程中模糊的文本文件。
这些模块可以覆盖数字和模拟的硬件及软件，它们便于在工程队伍之间清晰“无模糊”地交流和通信。
带有仿真的设计
Simulink是一个为多领域动态系统仿真的平台，它提供交互的图形化方框图环境，带有为信号处理、通讯和控制等可定制的模块库集合，也可以产生综合性系统技术条件、模型通道和其它的环境效应。这些工具简化了利用定量测量的系统分析，如信/噪比和位误差率等。
Simulnk模块是层次化的，可以很容易把它们分成子系统或元件，同时还可以定义所有为实现软件和硬件需要的全部信息，利用仿真来证明由模型定义的可执行技术条件是完全的和正确工作的。
由自动代码生成进行实现
设计一旦被认为已经完善和通过校验，就可以自动地从模型产生代码，消除手工编码的要求和人工编码引入的错误。在实现设计的目标系统中可以利用这个代码作为实时的样机和推广应用。
安装在Simulink中的Xilinx/Altera的System Generator/DSP Builder
可以对Xilinx/Altera的 FPGA自动产生硬件代码的能力。
持续的测试和校验
可以确保整个开发过程的质量，集成化的测试在任何级的模型中进行，覆盖模型的定量测试。持续的校验和仿真可以及早发现错误，由于是及时发现，修正错误代价就得到降低。系统模型或称为“golden
reference”可看作硬件或软件实现的测试床，可以在协同仿真的软件或硬件环路中验证。
当前离线
