查看详细资料
各位大侠:好!我是个新手想请教个问题:由于非xilinx 模块不能在 FPGA中通过硬件实现,我有一个m文件写的算法需要用FPGA实现,那么我该怎么进行模型设计啊? .m文件能不能嵌入到xilinx sysgen 模块中用啊?它的 black box 模块是不是只能用.vhdl和 verilog文件啊? m文件能不能嵌入里面啊?望给于指点,谢谢!