首页>>论坛 >>技术社区 >>OpenHW社区论坛 >>System Generator及DSP算法
|
我要发帖  | 我要投票  | 我要回复  | 收藏
1

DSP System Generator能否生成verilog?

版主: Terry_ni  玄剑  kk_Edward  XUPteam 
DSP System Generator能否生成verilog?
 
DSP System Generator能否生成verilog?
 
相关主题
回复 链接 收藏
 
RE:DSP System Generator能否生成verilog?
 
能生成VHDL就能生成verilog,两者的地位是一样地
 
回复 链接 收藏
 
回复:DSP System Generator能否生成verilog?
 

据说是8.1版本之后的可以支持

双击 System Generator 有个选项可以选择 VHDL 或是Verilog HDL

 
回复 链接 收藏
 
RE:DSP System Generator能否生成verilog?
 
可以生成Verilog的
方法楼上的说得很明白了:)
 
Walkie
回复 链接 收藏
 
RE:DSP System Generator能否生成verilog?
 
能,在那个System Generator控件里面就能选择生成Verilog还是VHDL
 
回复 链接 收藏
 
我要发帖  | 我要投票  | 我要回复  | 收藏
1