首页
>>
论坛
>>技术社区 >>
OpenHW社区论坛
>>
System Generator及DSP算法
|
我的Digi-Key账户
产品索引
供货商索引
资源
是否需要帮助
中国
我要发帖
|
我要投票
|
我要回复
|
收藏
1
急!关于时钟时序同步问题
版主:
Terry_ni
玄剑
kk_Edward
XUPteam
gareen
精华:
0
积分:
32
等级:
学徒
登陆次数:
9
发表帖子:
11
注册时间:
2008-11-22
最后登陆:
2009-01-02
状态:
离线
查看详细资料
aaaaaaaaaaaaa
积分:32
帖子:11
精华:0
等级:学徒
注册时间:2008-11-22
最后登录:2009-01-02
我的博客
发短消息
我的相册
当前离线
发表于2008-12-24 16:55
1#
急!关于时钟时序同步问题
问题:现在出来的时序clk1和qq输出是不同步的,就是clk经过与门后直接输出的clk1,和经过clk1触发后输出的qq不同步,在cnt128中有延时的,怎样使附件图中clk1触发下一模块的同时做到和qq输出同步,怎样避免cnt128中的延时产生的影响呢?请高手指点,不胜感激!谢谢~~
附件:请先登陆查看附件!
相关主题
回复
链接
收藏
我要发帖
|
我要投票
|
我要回复
|
收藏
1
您尚未
登录
|
注册
通信成功,数据正在处理中...