查看详细资料
我想将算法的一部分用 Verilog去写 其他部分交给PC405去运算
因此要创建自己的IP核心
我遇到的问题是:在创建IPIF时 生成的模板都是VHDL的 我只会Verilog
请问下:如何改设置 将生成的模板变成 Verilog 的
谢谢