|
|
|
 |
| |
积分：115
帖子：0
精华：1
等级：学徒
注册时间：2007-08-07
最后登录：2008-01-10 |
|
| |
|
| FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
[目录] 时序约束的概念时序收敛流程 时序收敛流程－代码风格 时序收敛流程－综合技术 时序收敛流程－管脚约束 时序收敛流程－时序约束 时序收敛流程－静态时序分析 时序收敛流程－实现技术 时序收敛流程－FloorPlanner和PACE [附加约束的基本作用] 提高设计的工作频率通过附加约束可以控制逻辑的综合、映射、布局和布线，以减小逻辑和布线延时，从而提高工作频率。
获得正确的时序分析报告
FPGA设计平台包含静态时序分析工具，可以获得映射或布局布线后的时序分析报告，从而对设计的性能做出评估。 静态时序分析工具以约束作为判断时序是否满足设计要求的标准。
指定FPGA引脚位置与电气标准
FPGA的可编程特性使电路板设计加工和FPGA设计可以同时进行，而不必等FPGA引脚位置完全确定，从而节省了系统开发时间。 通过约束还可以指定I/O引脚所支持的接口标准和其他电气特性。 周期约束
周期约束是一个基本时序和综合约束，它附加在时钟网线上，时序分析工具根据周期约束检查与同步时序约束端口（指有建立、保持时间要求的端口）相连接的所有路径延迟是否满足要求（不包括PAD到寄存器的路径）。
周期是时序中最简单也是最重要的含义，其它很多时序概念会因为软件商不同略有差异，而周期的概念却是最通用的，周期的概念是FPGA/ASIC时序定义的基础概念。后面要讲到的其它时序约束都是建立在周期约束的基础上的，很多其它时序公式，可以用周期公式推导。
在附加周期约束之前，首先要对电路的时钟周期有一定的估计，不能盲目上。约束过松，性能达不到要求，约束过紧，会大大增加布局布线时间，甚至效果相反。
更多内容请下载附件．．． ．．．(PPT 77页)
[最后修改于2007-11-15 21:44]
附件:请先登陆查看附件！
|
| | |
| |
|
相关主题
|
|
|
|
|
 |
| |
积分：193
帖子：6
精华：0
等级：学徒
注册时间：2007-11-05
最后登录：2007-12-03 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：35
帖子：15
精华：0
等级：学徒
注册时间：2007-07-23
最后登录：2008-08-09 |
|
| |
|
| 回复:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：33
帖子：21
精华：0
等级：学徒
注册时间：2007-08-01
最后登录：2009-12-17 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：37
帖子：19
精华：0
等级：学徒
注册时间：2007-07-21
最后登录：2010-11-10 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：4
帖子：118
精华：0
等级：学徒
注册时间：2007-06-20
最后登录：2011-05-04 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
 |
| |
头衔：版主
积分：315
帖子：133
精华：1
等级：工程员
注册时间：2007-09-03
最后登录：2011-11-04 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
努力而已！
|
|
|
|
|
 |
| |
积分：5
帖子：17
精华：0
等级：学徒
注册时间：2007-08-25
最后登录：2009-04-02 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
让设计能跟上我思想的节奏~~
|
|
|
|
|
| |
| |
积分：43
帖子：53
精华：0
等级：学徒
注册时间：2007-12-10
最后登录：2009-02-09 |
|
| |
|
| 回复:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：29
帖子：9
精华：0
等级：学徒
注册时间：2007-10-19
最后登录：2010-06-07 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：12
帖子：2
精华：0
等级：学徒
注册时间：2007-12-24
最后登录：2008-10-10 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：9
帖子：36
精华：0
等级：学徒
注册时间：2007-12-24
最后登录：2010-09-19 |
|
| |
|
| 回复:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
原帖由Clark Gable于2007-11-15 21:27发表: [目录] 时序约束的概念时序收敛流程 时序收敛流程－代码风格 时序收敛流程－综合技术 时序收敛流程－管脚约束 时序收敛流程－时序约束 时序收敛流程－静态时序分析 时序收敛流程－实现技术 时序收敛流程－FloorPlanner和PACE [附加约束的基本作用] 提高设计的工作频率通过附加约束可以控制逻辑的综合、映射、布局和布线，以减小逻辑和布线延时，从而提高工作频率。
获得正确的时序分析报告
FPGA设计平台包含静态时序分析工具，可以获得映射或布局布线后的时序分析报告，从而对设计的性能做出评估。 静态时序分析工具以约束作为判断时序是否满足设计要求的标准。
指定FPGA引脚位置与电气标准
FPGA的可编程特性使电路板设计加工和FPGA设计可以同时进行，而不必等FPGA引脚位置完全确定，从而节省了系统开发时间。 通过约束还可以指定I/O引脚所支持的接口标准和其他电气特性。 周期约束
周期约束是一个基本时序和综合约束，它附加在时钟网线上，时序分析工具根据周期约束检查与同步时序约束端口（指有建立、保持时间要求的端口）相连接的所有路径延迟是否满足要求（不包括PAD到寄存器的路径）。
周期是时序中最简单也是最重要的含义，其它很多时序概念会因为软件商不同略有差异，而周期的概念却是最通用的，周期的概念是FPGA/ASIC时序定义的基础概念。后面要讲到的其它时序约束都是建立在周期约束的基础上的，很多其它时序公式，可以用周期公式推导。
在附加周期约束之前，首先要对电路的时钟周期有一定的估计，不能盲目上。约束过松，性能达不到要求，约束过紧，会大大增加布局布线时间，甚至效果相反。
更多内容请下载附件．．． ．．．(PPT 77页)
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：22
帖子：3
精华：0
等级：学徒
注册时间：2007-12-25
最后登录：2009-01-20 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
分享一下哈，谢谢 
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：16
帖子：36
精华：0
等级：学徒
注册时间：2007-12-23
最后登录：2011-10-24 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：21
帖子：1
精华：0
等级：学徒
注册时间：2007-12-27
最后登录：2007-12-27 |
|
| |
|
| 回复:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
原帖由Clark Gable于2007-11-15 21:27发表: [目录] 时序约束的概念时序收敛流程 时序收敛流程－代码风格 时序收敛流程－综合技术 时序收敛流程－管脚约束 时序收敛流程－时序约束 时序收敛流程－静态时序分析 时序收敛流程－实现技术 时序收敛流程－FloorPlanner和PACE [附加约束的基本作用] 提高设计的工作频率通过附加约束可以控制逻辑的综合、映射、布局和布线，以减小逻辑和布线延时，从而提高工作频率。
获得正确的时序分析报告
FPGA设计平台包含静态时序分析工具，可以获得映射或布局布线后的时序分析报告，从而对设计的性能做出评估。 静态时序分析工具以约束作为判断时序是否满足设计要求的标准。
指定FPGA引脚位置与电气标准
FPGA的可编程特性使电路板设计加工和FPGA设计可以同时进行，而不必等FPGA引脚位置完全确定，从而节省了系统开发时间。 通过约束还可以指定I/O引脚所支持的接口标准和其他电气特性。 周期约束
周期约束是一个基本时序和综合约束，它附加在时钟网线上，时序分析工具根据周期约束检查与同步时序约束端口（指有建立、保持时间要求的端口）相连接的所有路径延迟是否满足要求（不包括PAD到寄存器的路径）。
周期是时序中最简单也是最重要的含义，其它很多时序概念会因为软件商不同略有差异，而周期的概念却是最通用的，周期的概念是FPGA/ASIC时序定义的基础概念。后面要讲到的其它时序约束都是建立在周期约束的基础上的，很多其它时序公式，可以用周期公式推导。
在附加周期约束之前，首先要对电路的时钟周期有一定的估计，不能盲目上。约束过松，性能达不到要求，约束过紧，会大大增加布局布线时间，甚至效果相反。
更多内容请下载附件．．． ．．．(PPT 77页)
谢谢共享！
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：25
帖子：30
精华：0
等级：学徒
注册时间：2007-08-19
最后登录：2011-11-23 |
|
| |
|
| 回复:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：24
帖子：5
精华：0
等级：学徒
注册时间：2007-12-29
最后登录：2008-12-29 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：161
帖子：124
精华：1
等级：学徒
注册时间：2007-11-30
最后登录：2011-06-19 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
|
| | |
| |
|
春江钓徒
|
|
|
|
|
| |
| |
积分：77
帖子：157
精华：0
等级：学徒
注册时间：2007-07-04
最后登录：2011-05-17 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：21
帖子：1
精华：0
等级：学徒
注册时间：2008-01-07
最后登录：2008-01-07 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：2
帖子：41
精华：0
等级：学徒
注册时间：2008-01-08
最后登录：2008-04-14 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室]
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：21
帖子：1
精华：0
等级：学徒
注册时间：2008-01-14
最后登录：2010-09-07 |
|
| |
|
| 回复:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：178
帖子：202
精华：0
等级：学徒
注册时间：2007-11-26
最后登录：2012-01-16 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
MCUFAE...
|
|
|
|
|
| |
| |
积分：33
帖子：24
精华：0
等级：学徒
注册时间：2007-06-29
最后登录：2009-02-24 |
|
| |
|
| RE:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] 
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：8
帖子：22
精华：0
等级：学徒
注册时间：2008-01-29
最后登录：2010-05-11 |
|
| |
|
| 回复:FPGA设计时序收敛 [天津工业大学Xilinx信号传输与处理联合实验室] |
| |
|
|
| | |
| |
|
|
|
当前离线
