FPGA如何实现对DDR2内存的动态分配？

想用Virtex-5芯片，实现这样一个功能：

最多有16个GE口的数据通过DDR2仲裁器对DDR2芯片进行读写访问，DDR2内存为：64M x 16，十六个通道全开通的时候，每个通道可分配到4M x 16的内存区。但如果只使用八个通道，FPGA要能重新给这八个通道，分配每通道8M x 16的内存区；或者只开通四个通道的时候，每个通道可动态分配到16M x 16内存区。一直想不明白，用FPGA该如何实现该功能？

功能定义不明确，
动态分配的目的是什么？
如果是用作数据缓冲，恐怕是要用最小的一个存储芯片单元处理时序了