|
|
|
 |
| |
积分：0
帖子：53
精华：0
等级：学徒
注册时间：2009-12-11
最后登录：2010-09-09 |
|
| |
|
| 如何避免高速PCB设计中传输线效应 |
| |
1、抑止电磁干扰的方法
很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺
PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低
PCB的体积。PCB
面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。
2、严格控制关键网线的走线长度
如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。
详细请见：如何避免高速PCB设计中传输线效应.doc
附件:请先登陆查看附件！
|
| | |
| |
|
相关主题
|
|
|
|
|
| |
| |
积分：9
帖子：10
精华：0
等级：学徒
注册时间：2008-11-25
最后登录：2011-04-06 |
|
| |
|
| 回复:如何避免高速PCB设计中传输线效应 |
| |
回复第 1 楼 xiaofei510于2010-01-20 04:24:50发表: 1、抑止电磁干扰的方法
很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺
PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低
PCB的体积。PCB
面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。
2、严格控制关键网线的走线长度
如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。
详细请见：如何避免高速PCB设计中传输线效应.doc
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：15
帖子：41
精华：0
等级：学徒
注册时间：2008-09-01
最后登录：2011-08-11 |
|
| |
|
|
|
|
|
|
|
 |
| |
积分：54
帖子：48
精华：0
等级：学徒
注册时间：2007-09-27
最后登录：2010-10-13 |
|
| |
|
|
|
|
|
|
|
 |
| |
积分：1
帖子：1
精华：0
等级：学徒
注册时间：2010-01-27
最后登录：2010-01-27 |
|
| |
|
|
|
|
|
|
|
 |
| |
积分：3
帖子：8
精华：0
等级：学徒
注册时间：2009-07-15
最后登录：2010-08-11 |
|
| |
|
|
|
|
|
|
|
| |
| |
积分：3
帖子：3
精华：0
等级：学徒
注册时间：2009-05-23
最后登录：2010-01-31 |
|
| |
|
|
|
|
|
|
|
 |
| |
积分：11
帖子：9
精华：0
等级：学徒
注册时间：2008-12-06
最后登录：2010-04-13 |
|
| |
|
| RE:如何避免高速PCB设计中传输线效应 |
| |
 好东西，
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：35
帖子：59
精华：0
等级：学徒
注册时间：2007-01-18
最后登录：2011-10-10 |
|
| |
|
|
|
|
|
|
|
 |
| |
积分：34
帖子：29
精华：0
等级：学徒
注册时间：2008-06-22
最后登录：2010-05-05 |
|
| |
|
| 回复:如何避免高速PCB设计中传输线效应 |
| |
收藏了 回复第 1 楼 xiaofei510于2010-01-20 04:24:50发表:
1、抑止电磁干扰的方法
很好地解决信号完整性问题将改善PCB板的电磁兼容性(EMC)。其中非常重要的是保证PCB板有很好的接地。对复杂的设计采用一个信号层配一个地线层是十分有效的方法。此外，使电路板的最外层信号的密度最小也是减少电磁辐射的好方法，这种方法可采用"表面积层"技术"Build-up"设计制做PCB来实现。表面积层通过在普通工艺
PCB 上增加薄绝缘层和用于贯穿这些层的微孔的组合来实现，电阻和电容可埋在表层下，单位面积上的走线密度会增加近一倍，因而可降低
PCB的体积。PCB
面积的缩小对走线的拓扑结构有巨大的影响，这意味着缩小的电流回路，缩小的分支走线长度，而电磁辐射近似正比于电流回路的面积；同时小体积特征意味着高密度引脚封装器件可以被使用，这又使得连线长度下降，从而电流回路减小，提高电磁兼容特性。
2、严格控制关键网线的走线长度
如果设计中有高速跳变的边沿，就必须考虑到在PCB板上存在传输线效应的问题。现在普遍使用的很高时钟频率的快速集成电路芯片更是存在这样的问题。解决这个问题有一些基本原则：如果采用CMOS或TTL电路进行设计，工作频率小于10MHz，布线长度应不大于7英寸。工作频率在50MHz布线长度应不大于1.5英寸。如果工作频率达到或超过75MHz布线长度应在1英寸。对于GaAs芯片最大的布线长度应为0.3英寸。如果超过这个标准，就存在传输线的问题。
详细请见：如何避免高速PCB设计中传输线效应.doc
|
| | |
| |
|
|
|
|
|
|
| |
| |
积分：29
帖子：41
精华：0
等级：学徒
注册时间：2009-07-04
最后登录：2011-04-29 |
|
| |
|
| 回复:如何避免高速PCB设计中传输线效应 |
| |
 thanks
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：10
帖子：21
精华：0
等级：学徒
注册时间：2009-07-09
最后登录：2012-01-08 |
|
| |
|
|
|
|
|
|
|
 |
| |
积分：1
帖子：3
精华：0
等级：学徒
注册时间：2010-02-10
最后登录：2010-02-10 |
|
| |
|
|
|
|
|
|
|
 |
| |
积分：3
帖子：41
精华：0
等级：学徒
注册时间：2008-05-29
最后登录：2010-11-04 |
|
| |
|
| RE:如何避免高速PCB设计中传输线效应 |
| |
It's very useful. 
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：13
帖子：33
精华：0
等级：学徒
注册时间：2009-03-16
最后登录：2011-12-23 |
|
| |
|
|
|
|
|
|
|
| |
| |
积分：39
帖子：19
精华：0
等级：学徒
注册时间：2008-03-27
最后登录：2012-01-12 |
|
| |
|
| RE:如何避免高速PCB设计中传输线效应 |
| |
 看看
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：18
帖子：3
精华：0
等级：学徒
注册时间：2008-12-25
最后登录：2010-03-23 |
|
| |
|
|
|
|
|
|
|
| |
| |
积分：1
帖子：2
精华：0
等级：学徒
注册时间：2009-05-11
最后登录：2010-03-24 |
|
| |
|
|
|
|
|
|
|
| |
| |
积分：23
帖子：4
精华：0
等级：学徒
注册时间：2008-06-19
最后登录：2010-03-24 |
|
| |
|
|
|
|
|
|
|
| |
| |
积分：1
帖子：2
精华：0
等级：学徒
注册时间：2009-12-01
最后登录：2010-03-25 |
|
| |
|
|
|
|
|
|
|
 |
| |
积分：22
帖子：24
精华：0
等级：学徒
注册时间：2007-05-28
最后登录：2012-01-30 |
|
| |
|
| RE:如何避免高速PCB设计中传输线效应 |
| |
ai 
|
| | |
| |
|
|
|
|
|
|
 |
| |
积分：21
帖子：14
精华：0
等级：学徒
注册时间：2007-10-29
最后登录：2011-01-19 |
|
| |
|
|
|
|
|
|
|
| |
| |
积分：5
帖子：28
精华：0
等级：学徒
注册时间：2008-09-08
最后登录：2011-11-01 |
|
| |
|
|
|
|
|
|
|
| |
| |
积分：4
帖子：6
精华：0
等级：学徒
注册时间：2010-04-17
最后登录：2010-04-17 |
|
| |
|
|
|
|
|
|
|
| |
| |
积分：26
帖子：6
精华：0
等级：学徒
注册时间：2007-12-17
最后登录：2010-04-20 |
|
| |
|
| 回复:如何避免高速PCB设计中传输线效应 |
| |
回复第 24 楼 Bryant于2010-04-17 04:29:13发表:
学习一下,画PCB板很重要.
|
| | |
| |
|
|
|
当前离线
