PLL常見測試項目有
1. 最大輸出頻率：就用PE或counter量頻率。
2. 最小輸出頻率：就用PE或counter量頻率。
3. 佔空比Duty Cycle：一般需要TIA或sampler, digitizer。
4. 時脈抖動Jitter：一般需要TIA。
5. 輸出穩定時間Lock Time或Settling time：一般需要sampler, digitizer直接抓輸出波形計算。
套到600MHz PLL上來看，光量最大輸出頻率就夠嗆的，也很少有輸出管腳可以推動如此高頻的CMOS
level訊號，數位除頻輸出是好方法，但是數位除頻後的佔空比duty cycle保證完美，量了也沒意思。
若成本允許可選用TIA幫忙，新一點的TIA 800MHz以下clock可以暴力上，duty cycle, jitter也都可以量。
也有不需要高貴儀器的方法，但是大部分需要PLL內設計輔助電路，如settling
time可以在PD電路加入comparator後輸出lock bit到管腳上，只需compare H or
L用pattern就可以卡setting
time了，但是已經完工的IC就不適用了，誇張的還聽過MTK的PLL就連jitter都有BIST電路。
其中不需要IC設計端配合的就是duty cycle測試，假設PLL
600MHz輸出波形為0-3V方波，但是因為太快了，輸出管腳電流推拉力跟不上，示波器看來變成1-2V弦波，利用低通濾波 (Low
Pass Filter) 的原理：
完美佔空比 (50%Ｈ-50%Ｌ) 的1-2V弦波，通過一極低Fc的低通濾波器 (串大電阻並大電容)，會變成1.5V的DC電壓，
不良佔空比 (10%Ｈ-90%Ｌ) 的時脈通過低通濾波器後會變成1.1V (0.1*2V+0.9*1V) 的DC電壓，
不良佔空比 (90%Ｈ-10%Ｌ) 的時脈通過低通濾波器後會變成1.9V (0.9*2V+0.1*1V) 的DC電壓。
於是600MHz的時脈佔空比測試只需用PMU量量電壓就搞定了，而且就算load
board已經做了，來不及放上RC低通濾波器也沒關係，因為只要PMU量測的點夠多，時間夠長，計算平均的動作等效就是一個低通濾波器，量到的電壓再與高速示波器比對測試結果是否相符就好了。
当前离线
好东西，先看看
