首页>>论坛 >>技术论坛 >>测试/测量 >>半导体测试
|
我的Digi-Key账户　产品索引　供货商索引　资源　是否需要帮助　中国
Digi-Key零件搜索
我要发帖　 |　我要投票　 |　我要回复　 |　收藏
1

DDR2 测试
版主： 四有芯人  红阳电子 
hawa

积分：31
帖子：33
精华：0
等级：学徒
注册时间：2008-12-16
最后登录：2010-07-28
我的博客 发短消息
我的相册 当前离线
发表于2008-12-16 11:36
1#
DDR2 测试
 
现在一款 视频芯片 以前DDR2是放到SLT测试的 现在要在ATE上测各位有什么建议吗 ？loadboard该如何设计，有什么好的测试方案吗？
[最后修改于2008-12-16 14:47]
 
相关主题
回复 链接 收藏
 
hfh77

积分：0
帖子：-5
精华：0
等级：学徒
注册时间：2007-04-17
最后登录：2008-12-16
我的博客 发短消息
我的相册 当前离线
发表于2008-12-16 21:10
2#
回复:DDR2 测试
 
原帖由haihua923于2008-12-16 11:36发表:
现在一款 视频芯片 以前DDR2是放到SLT测试的 现在要在ATE上测各位有什么建议吗 ？loadboard该如何设计，有什么好的测试方案吗？

1. 对于DQ和DQS信号在DUT board上要连50ohm做阻抗匹配
2. 测试方案其实要基于你所要求测试的参数而定，一般要模拟DDR2的读写操作，去看看DDR的白皮书吧
 
回复 链接 收藏
 
DennyT

积分：2090
帖子：456
精华：1
等级：助理研究员
注册时间：2007-12-18
最后登录：2011-10-04
我的博客 发短消息
我的相册 当前离线
发表于2008-12-16 22:04
3#
RE:DDR2 测试
 
有點亂了，是要測视频芯片還是要測DDR2？還是測视频芯片存取DDR2的interface？
　　
若是後者，不測open/short就按著datasheet把pin腳平衡走線對拉就好了，還要測O/S就有一大堆relay要接了。
 
One for all, all for one. 我為人人，人人為我。
回复 链接 收藏
 
hawa

积分：31
帖子：33
精华：0
等级：学徒
注册时间：2008-12-16
最后登录：2010-07-28
我的博客 发短消息
我的相册 当前离线
发表于2008-12-18 10:17
4#
RE:DDR2 测试
 
不好意思 我这块chip是视频处理芯片，测试它的DDR2 interface 。 那请问因为与DDR2连接要求的速度比较快 ，我设计loadboard的时候需要注意什么吗
另外 之前看DennyT老大有讲过在DDR2测试时“冲上DDR2速度的另外一个要角是Memory bus PLL and DLL，也是记得请designer老大另外把clock拉出来除频后量频率就可以了 (除多少就看tester频率能量多高啰)。”
我的这个芯片有把DLL拉出来， 但是请问老大为什么还要它除频后量频率？不理解啊。
 
回复 链接 收藏
 
DennyT

积分：2090
帖子：456
精华：1
等级：助理研究员
注册时间：2007-12-18
最后登录：2011-10-04
我的博客 发短消息
我的相册 当前离线
发表于2008-12-18 11:08
5#
RE:DDR2 测试
 
1. 与DDR2连接要求的速度比较快 ，我设计loadboard的时候需要注意什么吗
A. 線走表面，特性阻抗一定要準確在50 Ohm，製板後請廠商對DDR2 trace逐線用TDR量測出圖，訊號路徑上不要打via，DQ/Address bus與CLOCK pair要等長，socket不要用傳統簧片式，看看有沒有Johnstek或Yamaichi Y-pin等高頻RF級socket，沒有的話也至少選短pogo pin的socket。
　　
2. DLL为什么还要它除频后量频率？
A. 因為大部分tester頻率量測範圍有限，通常是tester master clock /2以下量得的結果最穩定，一般是50MHz~250MHz不等，這與DDR2的266MHz~400MHz時鐘信號有段差距，所以DUT輸出的266~400MHz若有除2～除8的選項，對tester時鐘信號量測的要求自然就降低，可以選比較便宜的機台，幫公司省錢囉。
 
One for all, all for one. 我為人人，人人為我。
回复 链接 收藏
 
hawa

积分：31
帖子：33
精华：0
等级：学徒
注册时间：2008-12-16
最后登录：2010-07-28
我的博客 发短消息
我的相册 当前离线
发表于2008-12-20 22:40
6#
RE:DDR2 测试
 
感谢DennyT老大的详细讲解。
我再问个问题啊，我测试这个interface的时候 不是已经把那些pin接到测试通道上了吗？ 为什么测试OPEN/SHORT的时候还要加relay切换啊？
 
回复 链接 收藏
 
DennyT

积分：2090
帖子：456
精华：1
等级：助理研究员
注册时间：2007-12-18
最后登录：2011-10-04
我的博客 发短消息
我的相册 当前离线
发表于2008-12-21 09:15
7#
RE:DDR2 测试
 
因為你一開始提到DDR2的SLT，我以為你在Loadboard上焊了DDR2的DRAM了。
 
One for all, all for one. 我為人人，人人為我。
回复 链接 收藏
 
hawa

积分：31
帖子：33
精华：0
等级：学徒
注册时间：2008-12-16
最后登录：2010-07-28
我的博客 发短消息
我的相册 当前离线
发表于2009-01-15 10:38
8#
RE:DDR2 测试
 
感谢DennyT老大，我就是在loadboard上焊了DDR2的DRAM， 1Ghz的。
layout时DDR的走线注意的东西应该没有问题。
测试仪用sapphire ，普通pin到200MHZ，有张高速的卡能有16根pin达到1.6Ghz。
1, 测试时CK的差分，DQS的差分，ODT，CKE都连高速的channel，还有哪些pin也需要连高速的channel吗？够吗？
2, power up的sequence会我自己定义，然后进入initialization的command DFT这边会写到pattern里。现在的问题是应该生成怎么样的pattern去测试它?因为想搞出worst case的 condition.
3, burst length=4 or 8,那我最多就是同时对一个地址之后的8个bit 的cell进行W/R操作吗？能有更大的更快的操作方法吗。
[最后修改于2009-01-15 11:04]
 
回复 链接 收藏
 
DennyT

积分：2090
帖子：456
精华：1
等级：助理研究员
注册时间：2007-12-18
最后登录：2011-10-04
我的博客 发短消息
我的相册 当前离线
发表于2009-01-15 21:09
9#
RE:DDR2 测试
 
1. 不暸？既然是測IC的DDR2介面，應該全部信號通通由DUT送給DDR2 SDRAM，然後透過DUT將讀寫是否pass的結果透過其他pin送出來。
　
2. 常用的march 6N就夠了，data就用AA->55->AA->55的checker board，march演算法裡的read followed by write衝高速已經很嗆了，連使用STL的ATE (如853MHz的Advantest T5588H) 都會掛在這種timing上，另外DQ bus走線太長也會掛在read followed by write喔。
　
3. Burst length以客戶常用值為準吧。
 
One for all, all for one. 我為人人，人人為我。
回复 链接 收藏
 
我要发帖　 |　我要投票　 |　我要回复　 |　收藏
1