DA测试问题-半导体测试-与非网电子技术论坛-电子技术行业最有针对性的电子工程师技术讨论论坛

likehht

积分：3
帖子：106
精华：0
等级：学徒
注册时间：2007-08-10
最后登录：2011-05-11

我的博客	发短消息
我的相册	当前离线

发表于2009-01-07 18:27

DA测试问题

一个DAC ，10bit，差分输出，幅值为2.8Vpp，50MHz的采样率（93K 测试）；
因为硬件连接时没有将差分输出连接到Tester的差分端，所以只能单端测量，SNR在47dB附近，THD在-59dB附件请问这正常吗？而且INL、DNL比较差；
还有不知各位觉得这样的DAC正常噪底会是多少？
谢谢！

相关主题

Vimicro

链接

DennyT

积分：2090
帖子：456
精华：1
等级：助理研究员
注册时间：2007-12-18
最后登录：2011-10-04

我的博客	发短消息
我的相册	当前离线

发表于2009-01-08 09:49

差分輸出DA测试问题

1. 差分輸出對common mode noise抵銷效果理論改善幅度是6dB。
2. 如果願意犧牲一塊load board，可將板上走線切斷，用細同軸電纜 (如RG-316或更細) 將差分輸出跳線至Tester的差分端。
3. SNR 47dB看來是從8bit改成10bit的DA，matching scramble schem沒改，只是單純複製成四倍，大概就是這個數字。
4. 差分對之間在靠近接收端 (也就是digitizer的輸入點)，應該要有termination電阻 (有的digitizer差分輸入內建100 ohm的終端電阻)。

One for all, all for one. 我為人人，人人為我。

链接

likehht

积分：3
帖子：106
精华：0
等级：学徒
注册时间：2007-08-10
最后登录：2011-05-11

我的博客	发短消息
我的相册	当前离线

发表于2009-01-08 11:07

RE:DA测试问题

请问DennyT大哥：
1、“matching scramble schem”是什么意思？
2、“SNR 47dB看來是從8bit改成10bit的DA，matching scramble schem沒改，只是單純複製成四倍，大概就是這個數字”是否是说，只是简单放大还不能将DAC改成8bit，若没有修改matching scramble scheme，放大四倍等于没有起到作用，对于DAC的实质来说。这样只是相当于把输入管脚增加了？

Vimicro

链接

likehht

积分：3
帖子：106
精华：0
等级：学徒
注册时间：2007-08-10
最后登录：2011-05-11

我的博客	发短消息
我的相册	当前离线

发表于2009-01-08 13:24

RE:DA测试问题

顶起来，斑竹这些广告是否应该删除啊！！

Vimicro

链接

DennyT

积分：2090
帖子：456
精华：1
等级：助理研究员
注册时间：2007-12-18
最后登录：2011-10-04

我的博客	发短消息
我的相册	当前离线

发表于2009-01-08 20:53

回复:DA测试问题

原帖由likehht于2009-01-08 11:07发表:
请问DennyT大哥：
1、“matching scramble schem”是什么意思？
2、“SNR 47dB看來是從8bit改成10bit的DA，matching scramble schem沒改，只是單純複製成四倍，大概就是這個數字”是否是说，只是简单放大还不能将DAC改成8bit，若没有修改matching scramble scheme，放大四倍等于没有起到作用，对于DAC的实质来说。这样只是相当于把输入管脚增加了？

　
1. 是指DAC內部current cell的亂序layout方式，cell打亂的方式越隨機，分段(組)之間的matching (電氣上的相似度) 越好，各種量測參數就會越接近分辨率的理想值。
2. 將原始8bit DA變成 10bit DA最簡單的方式便是把current cell縮小使其輸出電流是原來的1/4後，整組8bit DA複製4個，每組各負責1/4的輸出範圍，各組的開關便是MSB的兩個bit。

One for all, all for one. 我為人人，人人為我。

链接