SIP芯片测试

SIP芯片测试有什么特别的么?做过的介绍下经验啊

这个帖子要追顶，佳人仍未到。

 SIP（System in Package）芯片指的是一个封装体（Package）中包含多颗功能不同的管芯（Die），在封装体中内部互联构成微系统，整个系统再通过引线（Wire）和封装管脚（pin）引出电源与信号通道。

 

下图是某款SiP芯片的内部3D图：

 

很直观地大家就能看到SIP测试的难点在于各个Die的Pad在内部互联而没有全部连接到封装体外，测试机无法和其中的各个Die建立直接的完整的测试连接。

 

那么如何解决SiP芯片的测试呢？

 

1. 在封装之前，在CP阶段将各个管芯分别测试（注意这类CP测试的覆盖率一定要高，后面没有FT堵漏的），交付给封装厂的都是测试过的管芯（Die），称之为KGD（Known Good Die）。封装厂完成封装后，对SiP做一次O/S测试确保封装无误后即可。此法的优点在于易实现；缺点在于RMA问题让人头痛，另外某些类别管芯如Mixed-signal、RF的测试，在CP阶段比较难搞。

 

2. 有人想到 Build in Package Test（BIPT），即在package里增加一些测试电路，比如边界扫描（这个要求各个Die也有JTAG口）之类，再留出TAP（Test Access Port），由测试机给入特定向量，由BIPT电路去完成各个管芯的测试。此法优点在于提升了FT阶段的覆盖率，测试可溯性也较高；缺点么，二次设计不好搞的，成本高。

 

抛砖，欢迎行家补充……