XILINX大学计划Professor Workshops系列课程
基本信息
XILINX大学计划Professor Workshops系列课程
折扣：10折
版权和免责声明

应授权单位要求，本栏目仅用于与非网网友学习交流，第三方严禁擅自转载。与非网常年法律顾问北京柴傅律师事务所，将全力维护本栏目相关各方的合法版权。如需转载，可与专栏编辑联系。祝阅读愉快！

厂商资讯

专栏公告
本专栏内容系王巍老师XILINX大学计划培训PPT资料，因此内容完整性有限，请各位读者谅解。欢迎各位读者就相关技术问题与作者开展交流。
下载专区
part-1
part-2
part-3
part-4
更多..
同题专栏
基于XILINX FPGA...
Xilinx “2008可...
FPGA开发实用教程...
更多..
相关文章
Xilinx FPGA系列...
Xilinx FPGA系列...
Xilinx配置快速入...
Xilinx CEO: 新架...
美国Xilinx公司宣...
更多..
热点器件
XC9500XL： 3.3V...
Spartan-3A 延伸...
更多..
同类图书

数字和DSP系统平台...
随着半导体技术的不断进步，目前可编程逻辑器件的内部硬件资源已...

基于FPGA的芯片设...
过去，半导体行业一直关注的两个目标是缩小体积和提高速率。近40...

更多..
最近访客
流量统计
次
XILINX大学计划Professor Workshops系列课程 XILINX大学计划Professor Workshops系列课程
本课程主要内容来自Xilinx全球大学计划Professor Workshops 英文版和Xilinx其它相关技术材料。Xilinx公司是世界可编程逻辑器件设计、生产和开发技术的领导者，拥有最先进的可编程逻辑器件产品和完整的技术解决方案。一些内容来自各种FPGA技术书籍和技术论坛，它们的作者拥有丰富的理论知识和设计经验，使我受益匪浅。Xilinx公司中国区大学计划经理谢凯年博士对课程建设提供了大力帮助。对谢凯年博士和以上材料的作者们表示衷心的感谢！ [ 查看完整的图书目录 ] [马上试读]

学习目标 掌握FPGA基本结构以及Xilinx工具设计流程 理解掌握FPGA 基本设计方法与技巧 理解并使用8-bit微控制器PicoBlaze 掌握FPGA基本配置方法 掌握基本时钟系统结构，使用Architecture Wizard配置DCM 掌握使用CORE Generator 在设计中填加IP Cores 理解掌握全局时序约束和管脚约束，使用约束编辑器 理解静态时序分析报告，查找设计瓶颈 理解掌握不同的“综合”参数对性能改善的作用 理解掌握不同的“实现”参数对性能的影响 理解掌握FPGA设计时序收敛流程 使用Chipscope-Pro进行片上验证   进入<<XILINX大学计划Professor Workshops系列课程>>

FPGA技术概述
更多..
处理单元是构成各种数字系统的核心.处理单元通常可分为三类:ISA处理单元;硬连线结构处理单元;可重构处理单元
第1节 处理单元
第2节 FPGA系统的追求
第3节 硬件与软件的关系－Tao
FPGA基本结构
更多..
完成这个模块的学习后，你将能够:描述Virtex.-II FPGA的结构和资源;明确Virtex-II, Virtex-II Pro, Spartan.-3, 以及Spartan-3E器件的区别;描述Virtex-4 系列器件的新特点和功能
第1节 概述
第2节 Slice Resources
第3节 I/O Resources
第4节 Memory and Clocking
第5节 Spartan-3, Spartan-3E, and Virtex-II Pro Features
第6节 Virtex-4 Features
第7节 Summary
Xilinx PicoBlaze
更多..
什么是KCPSM3
第1节 什么是KCPSM3？
第2节 Design of Output Ports
Xilinx工具设计流程
更多..
完成本节学习后，你将能够:.列举Xilinx设计工具流程.使用设计工具的缺省参数实现并仿真一个FPGA设计
第1节 Overview
第2节 ISE
第3节 Summary
第4节 Lab 1: Xilinx Tool Flow Demo
FPGA配置技术
更多..
Xilinx 的FPGA 基于易失性SRAM 工艺，器件在被关电后将会丢失配置。
第1节 FPGA配置概述
第2节 SPI配置模式
第3节 Spartan-3E典型配置的数据位要求
Architecture Wizard 和PACE工具
更多..
列举至少两种Architecture Wizard的作用;掌握PACE工具的特性;建立高质量的FPGA管脚分配
第1节 Architecture Wizard
第2节 PACE
第3节 I/O Layout
第4节 Summary
第5节 Lab 2: Architecture Wizard and PACE Demo
全局时钟约束
更多..
对一个简单的同步设计施加全局时序约束；使用Constraints Editor 指定全局时序约束
第1节 Introduction
第2节 Global Constraints
第3节 The Constraints Editor
第4节 Summary
阅读设计报告
更多..
判断一个设计是否满足面积要求;判断一个设计是否满足性能要求
第1节 Introduction
第2节 Area Goals
第3节 Performance Goals
第4节 Summary
Lab 3：全局时序约束
FPGA设计技术
更多..
通过Flip-Flop复制(duplicating flip-flops)提高性能；使用流水线提高设计性能；使用(I/O flip-flop)提高电路板级性能；建立可靠的同步电路
第1节 Duplicating Flip-Flops
第2节 Pipelining
第3节 I/O Flip-Flops
第4节 Synchronization Circuits
第5节 Summary
同步设计技术
更多..
有效地使用层次化设计方法;通过使用同步电路技术，增加电路的可靠性和性能
第1节 Hierarchical Design
第2节 Synchronous Design for Xilinx FPGAs
第3节 Summary
综合技术
更多..
使用合适的编码风格建立高效的FPGA设计;对不同的FPGA综合工具，指定需要例化的Xilinx资源;指定综合工具的选项，以提高设计性能;描述使用综合工具获得高性能的收敛过程
第1节 Coding Tips
第2节 Instantiating Resources
第3节 Synthesis Options
第4节 Summary
Lab 4：综合技术
设计实现
更多..
通过ISETMGUI 使用不同的软件属性选项;描述基本的实现属性(implementation options)的作用和影响;使用软件的高级属性选项
第1节 Basic Software Options
第2节 Accessing Advanced Software Options
第3节 Summary
IP核产生器
更多..
Core是做好的功能模块，设计者可以通过例化或黑盒子(black box)方式将其例化到设计中
第1节 Introduction
第2节 Using the CORE Generator System
第3节 CORE Generator Design Flows
第4节 Summary
Lab 5：Core Generator
片上调试(Xilinx On-Chip Debug)
更多..
Debug 和Verification 很重要
第1节 Debug 和Verification 很重要
第2节 ChipScope Pro Interface Makes FPGA Debug Easy
第3节 平台级FPGA内建的Debug特性
Lab 6：Chipscope-Pro
FPGA系统设计环境概述
更多..
根据嵌入式片上系统设计流程、平台级FPGA自身的特点以及硬件协同设计的一般流程，可以把嵌入式片上系统的集成设计环境归纳为三个层次。这个集成环境是一种典型的软硬协同设计集成环境(或平台)，是由三个不同层次、不同功能的EDA集成设计环境组成。
第1节 系统级设计环境
第2节 Xilinx Processor家族
第3节 系统调试与测试环境
第4节 课程总结：时序收敛流程
网友留言