MIPS体系结构与编程(第二版)-与非网

MIPS体系结构与编程(第二版)
我对这本用中文编著的《MIPS体系结构与编程》感到特别骄傲和自豪。这本在上海交通大学电子工程系刘佩林教授领导下编写的教材，可算是MIPS在国内制作的第一本中文技术参考书，对MIPS在国内计算机行业里的推广意义重大。尽管这是MIPS的第一本中文著作，但早在八十年代初，MIPS就已经在美国斯坦福大学诞生，并且作为 “精简指令集计算机” (RISC) 和“无内锁流水线微处理器” (Microprocessor without Interlocked Pipeline Stages) 架构概念的先驱和领导者，在计算机业流行近三十年，尤以高性能著称。MIPS在早期广泛地应用在32位和64位的服务器和工作站上，因而常被认为是高性能，但大面积、高功耗的处理器，这实在是一种误解。近来MIPS在国内也广泛应用在嵌入式电子产品中，这使其小面积和低功耗的特性能够一展所长。 [ 查看完整的图书目录 ] [马上试读]

MIPS的品牌在欧美计算机业内拥有一定的地位、知名度和市场占有率，尤其是消费电子市场如游戏机、数码电视、机顶盒、网络设备、智能卡、办公自动器材等等, 但对部分中国电子工程师来说可能比较陌生。在这方面，MIPS仍需要大力在中国市场进行开发和推广。为此，MIPS在上海开设了一个以设计硬核为主的处理器研发中心和销售部门来配合中国市场的需要。笔者认为，这对于促进中国的电子业人才和MIPS特有的计算机技术的结合，以及研究与发展适用于中国和亚洲消费电子市场的处理器来说，都是一个很好的机会。上海交通大学是首批使用MIPS硬核的国内用户，并且以MIPS的架构作为大学计算机体系课程的主要教材。本书《MIPS体系结构与编程》提供了MIPS的基本架构、应用和开发资料，不仅如此，本书亦提供了一般处理器的运用和开发知识。尤其本书是以中文编著的，可免除一些语言上的障碍和提高学习兴趣。籍此感谢上海交通大学对MIPS的支持和爱护。MIPS科技已成为全球领先的嵌入式RISC处理器内核供应商, 希望本书可以鼓励和支持更多的中国工程师和学生了解MIPS的领先技术。就商业观点而言, 知识产权(IP - Intellectual Property)的概念是现时非常普遍地应用于电子设计行业的一个模式, MIPS...

MIPS处理器概述

更多..

MIPS是数字消费市场与各种商业信息系统应用中标准处理器架构与处理器方案的主要供应商。1981年，现任美国斯坦福大学校长John L. Hennessy博士带领一支斯坦福大学研发团队开始着手进行MIPS RISC（Reduced Instruction Set Computer，精简指令集计算机）架构研发与设计，并于1992年正式成立了MIPS科技公司。1998年，以MIPS和MIPSB的名称在美国NASDAQ挂牌上市。

第1节 MIPS简介
第2节 MIPS处理器简介
第3节本书内容与结构
第4节本书适用的读者

24K处理器结构

更多..

24K系列处理器是高性能、低功耗的32位MIPS RISC处理器，主要针对服务于半导体制造企业、ASIC开发商及希望在短时间内利用RISC处理器集成逻辑功能与外围电路的系统原始设备开发商(OEM)而设计。24K处理器是可完全综合、灵活、高效的可移植交叉处理器，可方便地被集成到所有SoC系统设计，使研发人员能全力着眼于最终用户产品的性能。24K处理器能理想地应用于数字客户、网络系统与信息管理市场等新型产品的形成阶段，为嵌入式应用提供了很好的解决方案。24K系列处理器有4个成员：24Kc、24Kc Pro、24Kf及24Kf Pro。

第1节逻辑结构

24K处理器流水线

更多..

24K系列处理器采用了8级流水线结构，使得处理器能在达到高频率的同时最小化设备复杂度，降低成本和功耗。

第1节流水线级
第2节取指
第3节加载和存储
第4节 MDU流水线
第5节偏移ALU
第6节互锁处理
第7节指令互锁
第8节冒险

24KF处理器浮点单元

更多..

FPU（浮点单元）由协处理器1提供。协处理器1由CP0状态寄存器的CU1位使能。当协处理器1未使能时，执行任何浮点指令都会引起协处理器不可用异常。FPU与其专用的系统软件完全符合ANSI/IEEE Standard 754-1985，即IEEE二进制浮点运算标准。

第1节功能概述
第2节数据格式
第3节浮点通用寄存器
第4节浮点控制寄存器
第5节指令概述
第6节异常
第7节流水线与性能

24K处理器存储管理

更多..

MIPS32 24K处理器有一个内存管理单元（Memory Management Unit，简称MMU），是执行单元和缓存控制器之间的数据交换的桥梁。MMU有两种类型，一种是基于TLB（Translation Lookaside Buffer），另一种是采用更加简单的固定映射(Fixed Mapping，简称FM)，可以在定制处理器时进行设定。

第1节概述
第2节操作模式
第3节地址转换单元TLB
第4节虚拟地址到物理地址的转换
第5节固定映射MMU
第6节系统控制协处理器

24K处理器异常与中断

更多..

24K处理器在程序的执行过程中的异常来源，包括TLB未命中，运算溢出，I/O中断和系统调用等。当某个异常被检测到时，正常的指令执行顺序将被暂停，同时处理器进入内核模式。

第1节异常条件
第2节异常优先级
第3节中断
第4节 GPR 影子寄存器
第5节异常向量位置
第6节普通异常处理
第7节调试异常处理
第8节异常
第9节异常处理流程

24K处理器CP0寄存器

更多..

系统控制协处理器（CP0）为24K内核提供了寄存器接口，支持存储管理、地址转换、异常处理及其它权限操作。每个CP0寄存器都有一个唯一的标识符，称为“寄存器号”如Pagemask寄存器的寄存器号为5。

第1节 CP0寄存器概述
第2节 CP0寄存器描述(1)
第2节 CP0寄存器描述(2)
第2节 CP0寄存器描述(3)
第2节 CP0寄存器描述(4)

24K核的软硬件初始化

更多..

24K处理器硬件重置后只完成了初始化极小的一部分，设备的完全初始化需要依赖软件来完成。本章包括以下小节：硬件初始化后的处理器状态、需要软件初始化的处理器状态。

第1节硬件初始化后的处理器状态
第2节需要软件初始化的处理器状态

24K核的高速缓存

更多..

本章描述24K处理器核中的高速缓存，包含缓存配置、指令缓存、数据缓存、回写缓冲区、缓存协议、CACHE指令、软件缓存测试以及内存一致性等内容。在以下内容中，高速缓存简写为缓存。

第1节高速缓存配置
第2节指令缓存
第3节数据缓存
第4节回写缓冲区
第5节缓存协议
第6节 CACHE指令
第7节软件缓存测试
第8节内存一致性问题

24K处理器核中的功耗管理

更多..

24K处理器提供了许多功耗管理特性，包括低功耗设计、动态功耗管理和低功耗操作模式。处理器核支持改变时钟频率甚至停止时钟以控制功耗。WAIT指令能够暂停执行直到检测到一个中断，从而使得处理器核处于低功耗模式。

第1节寄存器控制的功耗管理
第2节指令控制的功耗管理

指令集综述

更多..

本章主要介绍了MIPS架构下CPU指令集的三种格式，即立即数、跳转和寄存器格式。

第1节 CPU指令格式
第2节加载和存储指令
第3节计算指令
第4节跳转和分支指令
第5节控制指令
第6节协处理器指令

24k核的EJTAG程序调试

更多..

24K处理器核的EJTAG调试逻辑完全遵照EJTAG规范3.20，并包括以下几部分：标准核调试特性、可选的硬件中断、用于连接调试主机的标准测试访问端口（TAP）、以及可选的跟踪功能用于在片上内存或跟踪探测器上进行程序计数器、数据地址以及数据值的跟踪。

第1节调试控制寄存器
第2节硬件断点
第3节测试访问端口（TAP）
第4节 EJTAG TAP寄存器
第5节 TAP处理器访问
第6节 PC采样
第7节 MIPS跟踪
第8节 PDtrace寄存器（软件控制）
第9节跟踪控制模块（TCB）寄存器（硬件控制）(1)
第9节跟踪控制模块（TCB）寄存器（硬件控制）(2)
第10节使能MIPS跟踪
第11节 TCB触发逻辑
第12节 MIPS逐周期的跟踪行为
第13节 TCB 片上跟踪内存

网友留言

本站社区：	FPGA开源硬件社区 \| 飞思卡尔技术社区 \| 射频微波社区 \| STM32社区 \| RAMTRON社区 \| 富士通微电子社区 \| 古木电子学习社区 \| 京工电气社区 \| 测试测量社区 \| GPS社区 \| 医疗电子社区
E师E友：	数字电视 \| 宽带接入 \| 计算机和外设 \| 便携式多媒体 \| 无线通讯 \| 汽车电子 \| 可编程逻辑 \| 测试测量 \| 网络与通信 \| 嵌入式系统 \| 器件原理 \| 信号处理射频微波与天线 \| 模拟与电源 \| EDA/IC设计 \| 电力电子技术
出版社：	人民邮电出版社 \| 电子工业出版社 \| 科学出版社 \| 机械工业出版社