caowenxue的博客

简介 “锁相环”(PLL)是现代通信系统的基本构建模块。PLL通常用在无线电接收机或发射机中，主要提供“本振”(LO)功能；也可用于时钟信号分配和降噪，而且越来越多地用作高采样速率模数(A/D)转换的时钟源。 随着集成电路加工中功能器件的尺寸缩小，器件电源电压也呈下降趋势，包括PLL和其它混合信号功能所用的电源。然而，PLL的关键元件——“压控振荡器”(VCO)的实用技术要求并未随之大幅降低。许多高性能VCO设计仍然采用分立电路来实施，可能要求高达30 V的电源电压。这就给当今的PLL或RF系统设计师提出了挑战：低压PLL IC如何与高压...

阅读全文>>

PFD的输出不是直流信号，是两个脉冲信号，所以环路滤波必须用差分滤波器。另外，一般PFD后面都是要接电荷泵的，但电荷泵的输出也不是直流，也是一个脉冲电流，通过一个低通滤波器对其积分，产生Vt来控制后面的VCO（用有源滤波的原因是VCO调谐电压要求已经高出电荷泵的输出范围了）。 另外如果要测频率的锁定时间，可以用示波器测试Vt（v_tone ,VCO的调谐电压），循环扫频，Vt测量出来应该是线性直线，测量相邻最大和最小的时间基本就是锁定频率的最大时间。 另外锁定时间与环路带宽成反比，环路带宽越大，则锁定时间越小，但是会有一些点...

阅读全文>>

LDO是low dropout regulator，意为低压差线性稳压器，是相对于传统的线性稳压器来说的。传统的线性稳压器，如78xx系列的芯片都要求输入电压要比输出电压高出2v~3V以上，否则就不能正常工作。但是在一些情况下，这样的条件显然是太苛刻了，如5v转3.3v,输入与输出的压差只有1.7v，显然是不满足条件的。针对这种情况，才有了LDO类的电源转换芯片。   LDO 是一种线性稳压器。线性稳压器使用在其线性区域内运行的晶体管或 FET，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。所谓压降电压，是指稳压器将输出电压维持在其额定...

阅读全文>>

1 LVDS信号介绍 LVDS：Low Voltage Differential Signaling，低电压差分信号。 LVDS传输支持速率一般在155Mbps（大约为77MHZ）以上。 LVDS是一种低摆幅的差分信号技术，它使得信号能在差分PCB线对或平衡电缆上以几百Mbps的速率传输，其低压幅和低电流驱动输出实现了低噪声和低功耗。 IEEE在两个标准中对LVDS信号进行了定义。ANSI/TIA/EIA-644中，推荐最大速率为655Mbps，理论极限速率为1.923Mbps。 1.1 LVDS信号传输组成

阅读全文>>

上拉电阻： 1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V），这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 2、OC门电路必须加上拉电阻，才能使用。 3、为加大输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。 4、在COMS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低输入阻抗，提供泄荷通路。 5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限增强抗干扰能力。 6、提高总线的抗电磁干扰能力。管脚悬空就比...

阅读全文>>